CMOS运放
共 81 篇文章
CMOS运放 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 81 篇文章，持续更新中。
集成运放应用电路设计
你值得拥有
高集成数字RF调制器解决方案
<div>
Abstract: A digital RF modulator, an integrated solution that satisfies stringent DOCSIS RF-performancerequirements, takes advantage of modern technologies like high-performance wideband digita
带隙基准
jssc上优秀文章，用CMOS建立的基准电路
CMOS闩锁效应
<P class=MsoNormal style="MARGIN: 0cm 0cm 0pt; tab-stops: 12.0pt">闩锁效应是指CMOS器件所固有的寄生双极晶体管被触发导通，在电源和地之间存在一个低阻通路，大电流，导致电路无法正常工作，甚至烧毁电路<p></p></P>
电流型运算放大器在应用电路中的特性研究
<p>
文中简要介绍了电流型运放的特性，着重对电流型运放的应用电路进行测试，研究电流型运放的应用特性。实验中，选择典型电流型运放及电压型运放构建负阻变换器、电压跟随器和同相比例放大器，通过对此3类应用电路的测试，分析、总结运放参数对特殊应用电路的影响，为电路设计者在具体电路的设计中恰当选择适合的放大器提供参考。</p>
555时基集成电路简介
<p>
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为555，用CMOS 工艺制作的称为7555，除单定时器外，还有对应的双定时器556/7556。555 定时器的电源电压范围宽，可在4.5V~16V 工作，7555 可在3~18V 工作，输出驱动电流约为200mA，因而其输出可与TTL、CMOS 或者模拟电路电平兼容。</p>
<p>
<img alt=
模拟电子视频教程2
用动画的方式进行模拟，介绍模电里的基础性原理，像PN节 二极管 三极管 CMOS
一种增益增强型套筒式运算放大器的设计
设计了一种用于高速ADC中的全差分套筒式运算放大器.从ADC的应用指标出发,确定了设计目标,利用开关电容共模反馈、增益增强等技术实现了一个可用于12 bit精度、100 MHz采样频率的高速流水线(Pipelined)ADC中的运算放大器.基于SMIC 0.13 μm,3.3 V工艺,Spectre仿真结果表明,该运放可以达到105.8 dB的增益,单位增益带宽达到983.6 MHz,而功耗仅为2
CMOS_PIPELINE_ADC的分析与设计
关于pipeline ADC设计的经典硕士论文
定时器芯片555,556,7555,7556之关的联系与区别
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低，性能可靠
共源共栅两级运放中两种补偿方法的比较
<div>
给出了两种应用于两级CMOS 运算放大器的密勒补偿技术的比较,用共源共栅密勒补偿技术设计出的CMOS 运放与直接密勒补偿相比,具有更大的单位增益带宽、更大的摆率和更小的信号建立时间等优点,还可以在达到相同补偿效果的情况下极大地减小版图尺寸. 通过电路级小信号等效电路的分析和仿真,对两种补偿技术进行比较,结果验证了共源共栅密勒补偿技术相对于直接密勒补偿技术的优越性.<br />
<i
史上最全的运放典型应用电路及分析
二十种电路分析。
TI简介及模拟培训
模电小资料。里面讲了很多很有用。运用运放的知识
CMOS与非门振荡器原理及应用_一_
简单振荡器
集成运放应用电路设计实例汇总
全面的常用运放电路设计
运放与ADC和DAC连接(Walt Jung)
运放与ADC和DAC连接
MAX4968,MAX4968A数据手册
<div>
The MAX4968/MAX4968A are 16-channel, high-linearity,high-voltage, bidirectional SPST analog switches with18I (typ) on-resistance. The devices are ideal for use inapplications requiring high-vol
BF3008 design guide
比亚迪VGA CMOS SENSOR
运放比较记忆
简单运放
CMOS工艺多功能数字芯片的输出缓冲电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的