Altera
共 1,827 篇文章
Altera 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 1827 篇文章，持续更新中。
Modelsim作布局布线后仿真的库问题
本文纤细介绍了用Modelsim做后仿真时如何添加自己所需要的Altera库文件
altera收发器基础教程
altera内部资料，有音频解说的ppt，适合初次接触高速收发器的学习
Verilog HDL与数字ASIC设计基础
本书从实用的角度介绍了硬件描述语言verilog hdl基础知识，并重点介绍了可以综合成为硬件电路的语法结构、语句与建模方法。以altera公司的产品为例，介绍了cpld／fpga器件的结构、配置方法、下载电路和quartus ⅱ等eda软件的使用方法。
本书的特点是内容先进、方法实用、易读易懂、实践性强，能够使读者快速入门，逐步掌握verilog hdl和cpld／fpga的基础知识、
CycloneIII 手册
Altera FPGA cyclone系列官方数据手册
SDRAM读写控制器
verilog HDL 实现的SDRAM读写控制器。
实验条件
硬件平台：
ALTERA FPGA :CycloneEP1C12Q240C8N
SDRAM : hynix HY57V283220T-6
软件平台：Quartus II 6.0
Altera嵌入式外围设备手册_en
Altera嵌入式外围设备手册_en，一些实验室用的东西
Altera_USB全套制作资料
Altera_USB全套制作资料，可参考设计
Altera_Modelsim仿真资料
Altera_Modelsim的仿真资料
FFT 2048
2048点的FFT 给予altera IPcore 设计
altera术语
介绍了altera相关的术语，是FPGA用户的好帮手
shift_register_ram
Altera provides a RAM-based shift register megafunction called ALTSHIFT_TAPS
that contains additional features not found in a conventional shift register. Traditional
shift registers implemented wit
基于FPGA的IFFT处理器设计
本文首先通过分析 FFT 的Cooley-Tukey算法，从而导出相应的 IFFT 算法。本文采用
Altera 公司的 Cyclone II系列 FPGA 芯片中的 FFT megacore IP核来定制 IFFT 功能，最后
分别使用 Quartus II和 VHDL开发工具验证实现。
modelsim_教程
详细演示以及说明如何在ModelSim-Altera 6.6d (Quartus II 11.0)上进行波形仿真
用CPLD实现单片机与ISA总线并行通信
摘要：用ALTERA公司MAX7000系列CPLD芯片实现单片机与PC104 ISA总线接口之间的并行通信,给出系统设计方法及程序源代码.包括通信软件和AHDL设计部分.
基于DE0的数字时钟
基于Altera公司的FPGA开发板DE0实现计时、秒表、倒计时功能的数字时钟
GPS接收机相关器的电路设计
阐述了GPS 相关器的工作原理并用Verilog 硬件描述语言实现的GPS 数字相关器的全部设计,它由控制接口模块
和相关通道组成,并在Modelsim6. 0 下后仿真通过。该电路用Altera 的FPGA 实现,工作正常,性能可靠,完全可以达到GPS
接收机的工作要求,并可以采用VLSI 实现。
Altera技术资料宝典系列(Timing)
Altera技术资料宝典系列(Timing)Altera公司的培训资料，很不错的。
无线信道仿真器设计图纸一份
无线信道仿真器是进行无线通信系统硬件调试与测试不可或缺的仪器之一。 本文设计的无线信道仿真器是以Clarke信道模型为参考，采用基于Jakes模型的改进算法，使用Altera公司的StratixⅡ EP2S180模拟实现了频率选择性衰落信道。信道仿真器实现了四根天线数据的上行接收，每根天线由八条可分辨路径，每条可分辨路径由64个反射体构成，每根天线可分辨路径和反射体的数目可以独立配置。通过对每个反
SDRAM控制器中引文对照
SDR SDRAM控制器提供了一个符合工业标准的SDR SDRAM的简单接口，该控制器可以使用Verilog HDL 或者VHDL语言来实现，同时针对Altera的APEX构架进行了优化
视频应用的IIC总线设计
Altera专用于对图像传感器设计的IIC总线。