AMBA
共 56 篇文章
AMBA 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 56 篇文章，持续更新中。
AMBA总线协议AHB、ASB、APB
AMBA总线的原版协议 AHB总线
AMBA
--Advanced Microcontroller Bus Architecture
– Advanced High-performance Bus (AHB)
– Advanced System Bus (ASB)
– Advanced Peripheral B
vivado2015 license
Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBA AXI4 互联规范、IP-XACT IP封装元数据、工具命令语言(TCL)、Synopsys 系统约束(SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。
ARM AMBA5 CHI的标准协议 amba 5 chi specification
<p>ARM AMBA5 CHI的标准协议，相对于ACE，针对cache coherent的相关操作做了一系列的加强。</p>
uart16550-xilinx-UART串口
<p>The AXI Universal Asynchronous Receiver Transmitter</p><p><br/></p><p>(UART)16550 connects to the AMBA (Advance</p><p><br/></p><p>Microcontroller Bus Architecture)AXI(Advanced</p><p><br/></p><p>eXt
Xilinx Zynq-7000 嵌入式系统设计与实现(何宾著)
<p>zynq系列内容非常丰富的一本书<br/></p><p>第1章Zynq-7000 SoC设计导论<br/>第2章AMBA协议规范<br/>第3章Zynq-7000系统公共资源及特性<br/>第4章Zynq调试和测试子系统<br/>第5章Cortex-A9处理器及指令集<br/>第6章Cortex-A9片上存储器系统结构和功能<br/>第7章Zynq-7000 SoC的Vivado基本设计流程
与IC设计相关的arm内的AMBA桥实现实验
<p>与IC设计相关的arm内的AMBA桥实现实验，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈</p>
AMBA经典中文资料
非常经典的AMBA中文资料，可以作为入门资料来学习，对于理解AMBA非常有效果
this is a AMBA AHB code for master.
this is a AMBA AHB code for master.
this is a code of AMBA AHB master protocol in verilog
this is a code of AMBA AHB master protocol in verilog
Arm Advanced Microcontroller Bus Architecture (Amba) Specification Rev 2.0
Arm Advanced Microcontroller Bus Architecture (Amba) Specification Rev 2.0
amba说明
amba说明，个人认为比较好，大家分享一下
AMBA总线规范_cn_V1[1].0－中文翻译
AMBA总线规范_cn_V1[1].0－中文翻译
amba 总线协议
amba 总线协议，
集成电路研发人员的必备资料，
This preface introduces the Advanced Microcontroller Bus Architecture (AMBA) specification. It cont
This preface introduces the Advanced Microcontroller Bus Architecture (AMBA)
specification. It contains the following sections:
• About this document on page iv
• Feedback on page vii.
AMBA规范
AHB总线规范，讲解很详细，对新手觉得是好资料
vhdl实现的amba代码
vhdl实现的amba代码
amba ahb master decoder
amba ahb master decoder
介绍了目前流行的AMBA系统总线协议,对SOC设计工作者有很大的帮助
介绍了目前流行的AMBA系统总线协议,对SOC设计工作者有很大的帮助
基于AMBA规范的总线VERILOG HDL 源代码
基于AMBA规范的总线VERILOG HDL 源代码
ISE 120
ISE® 12 软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达 30%。此外，该新型套件还提供了基于时序的高级设计保存功能、为即插即用设计提供符合 AMBA 4 AXI4 规范的 IP 支持，同时具备第四代部分重配置功能的直观设计流程，可降低多种高性能应用的系统成本。