5ns
共 9 篇文章
5ns 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 9 篇文章，持续更新中。
FPGA可配置端口电路的设计
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xil
基于FPGA的多路脉冲时序控制电路设计与实现.rar
在团簇与激光相互作用的研究中和在团簇与加速器离子束的碰撞研究中，需要对加速器束流或者激光束进行脉冲化与时序同步，同时用于测量作用产物的探测系统如飞行时间谱仪(TOF)等要求各加速电场的控制具有一定的时序匹配。在整个实验中，需要用到符合要求的多路脉冲时序信号控制器，而且要求各脉冲序列的周期、占空比、重复频率等方便可调。为此，本论文基于FPGA设计完成了一款多路脉冲时序控制电路。 本文基于Altera
FPGA可配置端口电路的设计.rar
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xil
高速pcb设计指南(史上最全设计资料)
此高速pcb设计指南可以说是史上最全设计资料，详细讲解了各项规则和技巧，值得细读。
如今，许多系统设计中最重要的因素就是速度问题。66MHz到200MHz处理器是很普通的；233-266MHz的处理器也变得轻易就可得到。对于高速度的要求主要来自： a） 要求系统在令用户感到舒适的、很短时间内就能完成复杂的任务。 b） 元件供应商有能力提供高度速的设备。
对a举例：即使产生最基本
逻辑分析仪1
<p>逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器，最主要作用在于时序判定。由于逻辑分析仪不像示波器那样有许多电压等级，通常只显示两个电压（逻辑1和0），因此设定了参考电压后，逻辑分析仪将被测信号通过比较器进行判定，高于参考电压者为High,低于参考电压者为Low，在High与 Low之间形成数字波形。例如：一个待测信号使用200MHz采样率的逻辑分析仪，当参考电压设定为1.5V时，在
一博科技PCB设计指导书VER1.0. 66页
<p>一博科技PCB设计指导书VER1.0. 66页</p><p><br/></p><p>常见信号介绍 1.1 数字信号 1.1.1 CPU 常称处理器，系统通过数据总线、地址总线、控制总线实现处理器、控制芯片、存 储器之间的数据交换。 地址总线：ADD* （如：ADDR1） 数据总线：D* （如：SDDATA0） 控制总线：读写信号（如
FPGA可配置端口电路的设计.rar
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xil
基于FPGA的多路脉冲时序控制电路设计与实现.rar
在团簇与激光相互作用的研究中和在团簇与加速器离子束的碰撞研究中，需要对加速器束流或者激光束进行脉冲化与时序同步，同时用于测量作用产物的探测系统如飞行时间谱仪(TOF)等要求各加速电场的控制具有一定的时序匹配。在整个实验中，需要用到符合要求的多路脉冲时序信号控制器，而且要求各脉冲序列的周期、占空比、重复频率等方便可调。为此，本论文基于FPGA设计完成了一款多路脉冲时序控制电路。 本文基于Altera
FPGA可配置端口电路的设计
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xil