4096
共 74 篇文章
4096 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 74 篇文章，持续更新中。
STC12C5A60S2系列ADC测试结果(使用12位DA测试--4096个测试点)
<p>
STC12C5A60S2系列ADC测试结果(使用12位DA测试--4096个测试点)<span style="display: none"> </span></p>
数字化语言存储与回放系统说明书
系统主控部分采用SPCE061A单片机，存储器采用SPR4096。系统采用两种方案进行设计，一种是基于SPCE061A的MicIN的录音，一种是SPCE061A的LineIN的录音，都得到了不错的效果。本文给出了详细的设计过程。<br />
HITECH与电脑的通信协议
1 Communication Protocol (Computer as master)<br />
<br />
The communication protocol describes here allows your computer to 
线性卷积和线性相关的FFT算法
<p>
线性卷积和线性相关的FFT算法：一 实验目的<br />
1：掌握FFT基2时间（或基2频率）抽选法，理解其提高减少乘法运算次数提高运算速度的原理。<br />
2：掌握FFT圆周卷积实现线性卷积的原理<br />
二 实验内容及要求<br />
1.对N=2048或4096点的离散时间信号x(n)，试用Matlab语言编程分别以DFT和FFT计算N个频率样值X(k), 比较两者
基于集成电路CD4040的电子电位器制作
<P style="LINE-HEIGHT: 190%"><FONT size=3><FONT face=宋体>使用二进制集成电路ＣＤ４０４０可制作电子电位器。ＣＤ４０４０集成电路各脚功能。电位可有４０９６挡次，如电压在４．０９６Ｖ，每伏有１０００个１ｍＶ变化进位挡，每进１位上升１ｍＶ，电路二进制位０～１１位以高位电阻最小。如第１１位５０ｋ</FONT>Ω<FONT face=宋体>、第１０位１０
常用PIC系列单片机速查表
<p>
常用PIC系列产品特性一览表</p>
<p>
器件 存储器<br />
类型 字数 EEPROM<br />
数据<br />
存储器 RAM I/O<br />
引脚数 ADC<br />
（-Bit） 比较<br />
器 运<br />
放 定时器/WDT 串行接
基于FPGA的ADC并行测试方法研究.rar
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 通过在FPG
基于FPGA的DMBT信道调制的设计研究
随着科技的发展和社会的进步，数字电视已逐渐成为现代电视的主流。利用今年是奥运年的契机，研究和推广数字电视广播具有重大的意义。2006年8月底我国出台的数字多媒体/电视广播(DMB-T)标准，确立了中国自己的技术标准。以此来发展拥有自主知识产权的数字电视事业，不仅可以满足广大人民群众日益增长的物质、文化要求，还可以带动相关产业快速发展。 本课题在深入研究DMB-T国家标准的基础上，首先对系统的调制系
基于FPGA的ADC并行测试方法研究
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。
本研究
基于FPGA的LDPC码的实现.rar
低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码，其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低，没有错误平层，码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前，LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域，因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上，首
基于FPGA的红外图像处理技术研究
随着微电子技术的发展，国内外红外成像技术也得到了广泛的应用和研究。各国军方针对现代战争和未来信息战的新形势，对热成像技术提出了更高的要求，希望今后能研制出性能更佳、体积更小、分辨率和灵敏度更高、作用距离更远、价格更低的红外成像系统。 CCD 成像系统的关键技术是 CCD 器件设计和图像处理。本课题通过对CCD 图像处理技术的研究，采用嵌入式 Nios Ⅱ+FPGA 的工作方式，充分发挥嵌入式 Ni
基于FPGA的步进电机正弦波细分驱动器设计.rar
本文提出了一种基于SOPC 片上可编程的全数字化步进电机控制系统，本系统是以
FPGA 为核心控制器件，将驱动逻辑功能模块和控制器成功地集成在FPGA 上实现，充分
发挥了硬件逻辑电路对数字信号高速的并行处理能力，可以使步进电机绕组电流细分达到
4096，且细分数可以自动调节，极大地提高了控制精度和驱动器的集成度，减小了驱动器
体积。
基于FPGA的FFT信号处理器的设计与实现
现场可编程门阵列(FPGA)是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,它结合了微电子技术、电路技术和EDA(Electronics Design Automation)技术。随着它的广泛应用和快速发展,使设计电路的规模和集成度不断提高,同时也带来了电子系统设计方法和设计思想的不断推陈出新。 随着数字电子技术的发展,数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒
基于FPGA的LED显示屏同步控制系统的设计
自90年代以来，LED显示屏的设计制造和应用水平得到日益提高，LED显示屏经历了从单色、双色图文显示屏，到图像显示屏，一直到今天的全彩色视频显示屏的发展过程。在此发展过程中，无论在器件的性能(超高亮度LED显示屏及蓝色发光二极管等)和系统组成(计算机化的全动态显示系统)等方面都取得了长足的进步。 LED显示屏相比与其它的平板显示器，有其独特的优越性，比如：可靠性高、使用寿命长、环境适应能力强、性价