驱动架构
共 53 篇文章
驱动架构 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 53 篇文章，持续更新中。
高速ADC模拟输入接口考虑
<div>
采用高输入频率、高速模数转换器(ADC)的系统设计是一项具挑战性的任务。ADC输入接口设计有6个主要条件：输入阻抗、输入驱动、带宽、通带平坦度、噪声和失真。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-130R2161410F1.jpg" style="width: 365px; height: 308px;
针对高速应用的电流回授运算放大器
讯号路径设计讲座(9)针对高速应用的电流回授运算放大器<BR>电流回授运算放大器架构已成为各类应用的主要解决方案。该放大器架构具有很多优势，并且几乎可实施于任何需要运算放大器的应用当中。<BR>电流回授放大器没有基本的增益频宽产品的局限，随着讯号振幅的增加，而频宽损耗依然很小就证明了这一点。由于大讯号具有极小的失真，所以在很高的频率情况下这些放大器都具有极佳的线性度。电流回授放大器在很宽的增益范围
555时基集成电路简介
<p>
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为555，用CMOS 工艺制作的称为7555，除单定时器外，还有对应的双定时器556/7556。555 定时器的电源电压范围宽，可在4.5V~16V 工作，7555 可在3~18V 工作，输出驱动电流约为200mA，因而其输出可与TTL、CMOS 或者模拟电路电平兼容。</p>
<p>
<img alt=
线性及逻辑器件选择指南
<P>绪论 3<BR>线性及逻辑器件新产品优先性<BR>计算领域4<BR>PCI Express®多路复用技术<BR>USB、局域网、视频多路复用技术<BR>I2C I/O扩展及LED驱动器<BR>RS-232串行接口<BR>静电放电(ESD)保护<BR>服务器/存储10<BR>GTL/GTL+至LVTTL转换<BR>PCI Express信号开关多路复用<BR>I2C及SMBus接口<B
定时器芯片555,556,7555,7556之关的联系与区别
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低，性能可靠
功率MOSFET的开通和关断原理
开通过程[ t0 ~ t4 ]：<br />
-- 在 t0 前，MOSFET 工作于截止状态，t0 时，MOSFET 被驱动开通；<br />
-- [t0-t1]区间，MOSFET 的GS 电压经Vgg 对Cgs 充电而上升，在t1 时刻，到达维持电压Vth，MOSFET 开始导电；<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177
MT-014 DAC基本架构I：DAC串和温度计（完全解码）DAC
本指南讨论最基本的DAC架构：“串”DAC和“温度计”DAC。串DAC的起源与开尔文爵士有 关，他于19世纪中叶发明了开尔文分压器。串DAC在当今颇受欢迎，特别是在典型分辨率 为6到8位的数字电位计等应用中。温度计DAC则相对独立于代码相关的开关毛刺，因而是 低失真分段DAC和流水线式ADC的常用构建模块。
宽带射频功率放大器的数字预失真技术研究
<div>
本课题主要研究对象为数字预失真技术中的功放模型的建立及数字预失真算法的研究。功放的数学模型主要分为无记忆模型和记忆模型，分析了不同模型的参数估计的方法。针对以往常见的模型反转数字预失真算法，课题分析并使用了新颖的间接学习(indirect learning)数字预失真算法，从而有效避免了无法对功放模型进行求逆的缺陷，并在此架构下仿真了不同功放模型的参数估计对于数字预失真效果的影响。针
基于帧间差分与模板匹配相结合的运动目标检测
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">基于图形处理器单元（GPU）提出了一种帧间差分与模板匹配相结合的运动目标检测算法。在CUDA-SIFT（基于统一计算设备架构的尺度不变特征变换）算法提取图像匹配特征点的基础上，优化随机采样一致性算法（RANSAC）剔除
H桥驱动原理与应用
H桥驱动原理与应用 关于智能汽车
CMOS工艺多功能数字芯片的输出缓冲电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的
MOTION BUILDER 使用说明书Ver.2
<p>
MOTION BUILDER Ver.2 是用于监控 KV-H20/H20S/H40S/H20G 的参数设定以及当前动作状态的软件。 在 PC 上可以设定复杂的参数，并可以在显示画面上监控正在运行的 KV-H20/H20S/H40S/H20G。<br />
关于 MOTION BUILDER Ver.2 概要、功能与使用方法的详细说明。在安装之前，请仔细阅读本手册，并充分 理解。</p
基于云计算的冷链物流配送车辆路径优化方法研究
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">针对冷链物流配送车辆路径优化问题，分析云计算模式下处理配送车辆实时路径的优势，建立了冷链物流配送车辆路径优化应用服务架构；并