集成控制器
共 117 篇文章
集成控制器 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 117 篇文章，持续更新中。
线性及逻辑器件选择指南
<P>绪论 3<BR>线性及逻辑器件新产品优先性<BR>计算领域4<BR>PCI Express®多路复用技术<BR>USB、局域网、视频多路复用技术<BR>I2C I/O扩展及LED驱动器<BR>RS-232串行接口<BR>静电放电(ESD)保护<BR>服务器/存储10<BR>GTL/GTL+至LVTTL转换<BR>PCI Express信号开关多路复用<BR>I2C及SMBus接口<B
在系统设计中学习PLC
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">针对当今职业院校PLC教学中，主要侧重于梯形图、语句表、顺序功能图的程序设计，而忽略了PLC控制系统的整体设计，造成学生不能真正学懂PLC的问题，通过一
定时器芯片555,556,7555,7556之关的联系与区别
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低，性能可靠
FIR数字滤波器的MATLAB仿真和DSP的实现
<span id="LbZY">分析了数字滤波器的原理，介绍了采用窗体函数法完成FIR数字滤波器，包括MATLAB仿真和DSP的实现方法。通过MATLAB仿真验证了所设计的滤波器具有良好的滤波功能，以TMS320F2812DSP为核心器件，用DSP控制器来实现FFT算法完成多点、实时控制。实验结果表明，该设计性能稳定、效果良好、实用性强。</span><br />
<br />
数字PID控制算法讲解
<p>
数字PID控制算法是将模拟PID离散化得到，各参数有着明显的物理意义，调整方便，所以PID控制器很受工程技术人员的喜爱。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/319641-120116163046403.jpg" /></p>
数字集成电路及应用
数字集成电路及应用
基于ADF4350的多频段信号源的设计与实现
<div>
摘要ADF4350是ADI公司生产的集成了电压控制振荡器(VCO)的宽带频率合成器。介绍了该宽带频率合成器的基本原理和工作特性，给出了一种用C8051F320单片机控制ADF4350的硬件电路结构和软件程序设计方法， 得到了应用在测量船的s和C频段信号源。该信号源通过上位机软件的简单设置， 可以方便地实现现场控制，满足测量船的使用要求。经测试表明，该信号源覆盖了测量船s和c频段系统的
4-20mA转0-5V隔离放大器
IPO EM系列模拟信号隔离放大器是一种将输入信号隔离放大、转换成按比例输出的直流信号混合集成厚模电路。
西门子840DI控制器于卧式镗铣床再生应用
一个产品的生命周期可以分为设计,制造,使用,维护与再生机个階段,若是透过维护与再生仍无法恢复使用,即报废结束产品的生命.
采用归零法的N进制计数器原理
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">计数器是一种重要的时序逻辑电路，广泛应用于各类数字系统中。介绍以集成计数器74LS161和74LS160为基础，用归零法设计N进制计数器的原理与步骤。用此方法设计了3种36进制计数器，并用Multisim10软件进行仿
典型的集成ADC芯片
A/D转换
集成运放应用电路设计实例汇总
全面的常用运放电路设计
信号放大电路
<P class=MsoNormal style="MARGIN: 0cm 0cm 0pt; LINE-HEIGHT: 18pt; mso-line-height-rule: exactly; tab-stops: 20.0pt"><FONT size=3>2-1 何谓测量放大电路？对其基本要求是什么？ <p></p></FONT></P>
<P class=MsoNormal style="MA
集成运算放大器原理
集成运算放大器原理和运用
CMOS工艺多功能数字芯片的输出缓冲电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的
北大数字集成电路基础课件
数字电路基础课件PDF