降压型电源芯片
共 141 篇文章
降压型电源芯片 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 141 篇文章，持续更新中。
XP-142E紧凑式高速贴片机规格说明书
XP-142E是实现调整贴装以及紧凑式机器空间的全影像方式的贴片机,是可以对应用小型芯片元件~中型元件为止的调整贴片机.
高增益低功耗恒跨导轨到轨CMOS运放设计
<span id="LbZY">基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕度为63
运算放大器中的虚断虚短应用
<P> 虚短和虚断的概念</P>
<P> 由于运放的电压放大倍数很大，一般通用型运算放大器的开环电压放大倍数都在80 dB以上。而运放的输出电压是有限的，一般在 10 V～14 V。因此运放的差模输入电压不足1 mV，两输入端近似等电位，相当于 “短路”。开环电压放大倍数越大，两输入端的电位越接近相等。</P>
<P> “虚短”是指在分析运算放大器处于线性状态时，可把两输入端视为等电位，这一
基于AD603程控宽带放大器的设计
本设计是采用AD603可控增益放大器芯片设计的一款高增益，高宽带直流放大器，采用两级级联放大电路了，提高了放大增益，扩展了通频带宽，而且具有良好的抗噪声系数，采用AT89S52芯片控制数模转换(DAC0832芯片)进行程控放大控制，在0—20MHz频带内，放大倍数在0-40dB之间进行调节，增益起伏为1dB。系统具有键盘输入预置，增益可调和液晶显示，具有很强的实际应用能力。
74系列芯片手册大全
74系列芯片总汇
数字隔离器为工业电机驱动应用带来性能优势
<div>
工业电机驱动中使用的电子控制必须能在恶劣的电气环境中提供较高的系统性能。电源电路会在电机绕组上导致电压沿激增现象，而这些电压沿则可以电容耦合进低电压电路之中。电源电路中，电源开关和寄生元件的非理想行为也会产生感性耦合噪声。控制电路与电机和传感器之间的长电缆形成多种路径，可将噪声耦合到控制反馈信号中。高性能驱动器需要必须与高噪声电源电路隔离开的高保真反馈控制和信号。在典型的驱动系统中，
超高频窄带单级低噪声放大器的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">文中介绍了一款超高频窄带低噪声放大器电路，该电路结构小巧（20 mm ×13 mm ，厚度为0.6 mm），功能
NE555多谐振荡电路
NE555芯片介绍
10.7 MHz中等带宽晶体滤波器的研制
文中使用了一种较为简单但非常实用的设计方法，采用四节八晶体差接桥型电路，设计和研制出了一种小型化低损耗中等带宽的石英晶体滤波器。该产品的中心频率为10.7 MHz，通带带宽属中等，阻带抑制要求较高，插入损耗较小，矩形系数小，晶体滤波器外形尺寸偏小。解决的关键技术问题是：晶体滤波器电路的设计，滤波器晶体谐振器的设计，滤波器的插损IL≦3 dB、3 dB带宽Bw3dB≥±19 kH
开关电源并联均流技术
讨论几种常用的开关电源并联均流技术，阐述其主要工作原理及特点。<br />
功放机原理及检修
为了帮助广大电子爱好者了解、掌握AV功放的电路结构、工作原理和维修特点，本刊特约有关作者编写了“AV功放原理与维修”的讲座，拟就AV功放的前置处理电路、卡拉OK电路、杜比定向逻辑解码器、DSP和SRS声场处理电路、荧光屏显示与驱动电路、频谱均衡控制与显示电路、电源电路、遥控与微电脑控制电路、功率放大电路的原理与AV功放维修方面的问题与大家交流。欢迎广大读者关注并参与探讨。<
高增益跨导型运算放大器设计
<p>
运算放大器作为模拟集成电路设计的基础，同时作为DAC校准电路的一部分，本次设计一个高增益全差分跨导型运算放大器。</p>
<p>
<img alt="" src="http://dl.eeworm.com/ele/img/829019-12020Q63525448.jpg" style="width: 656px; height: 360px; " /></p>
使用负输入电压的单电源全差动放大器驱动ADC
<div>
单端双极输入信号的推荐电路如图 1 所示。Vs+ 是放大器的电源；负电源输入接地。VIN 为输入信号源，其表现为一个在接地电位（±0 V）附近摆动的接地参考信号，从而形成一个双极信号。RG 和 RF 为放大器的主增益设置电阻。VOUT+和 VOUT- 为 ADC 的差动输出信号。它们的相位差为 180o，并且电平转换为VOCM。<br />
<br />
<img
更改ADM1073的电流限值
<div>
ADM1073 –48 V热插拔控制器，可通过动态控制置于电源路径中外部N沟道FET上的栅极电压，精确限制该电源产生的电流。内部检测放大器可以检测连接在电源VEE和SENSE引脚之间的检测电阻上的电压。该电平体现了负载电流水平。检测放大器具有100 mV (±3%)的预设控制环路阈值。这意味着当检测电阻上检测到100 mV的电压时，电流控制环路就会调节负载电
宽带镜频抑制混频器应用研究
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">雷达和通信系统中，采用镜频抑制混频器能够有效抑制镜像频率，提高系统的抗干扰能力，同时能够有效的回收镜频能量，提高工作效率。在介绍镜像干扰原理的基础上，文中
MT-021 ADC架构II：逐次逼近型ADC
数年以来，逐次逼近型ADC一直是数据采集系统的主要依靠
实现UXGA解决方案的双通道AD9884A设计准则
<div>
借助AD9884A，利用一种双芯片“乒乓”配置可以实现超过140 MHz的像素时钟速率。双芯片解决方案与交替像素采样解决方案的不同之处在于，前者可以维持全速刷新率。双通道AD9884A设计有多种实现方式。本应用笔记旨在让用户了解在实现这种乒乓配置时需要考虑的因素。相关变量包括布局和路由限制、时钟选择、图形控制要求和最高速率要求等。<br />
<img al
小型化数字测频接收机
本文介绍了AD公司的RF/IF相位和幅度测量芯片AD8302，并以此芯片为核心，组合功分器、延迟线和FPGA芯片设计了瞬时测频接收机，改进了传统的设计方案。依照设计制作了测频系统，并对系统整体性能进行了测试，测试结果表明本系统可以准确测量1.4~2.0 GHz范围内的信号，测频精度为10 MHz。<br />
<img alt="" src="http://dl.eeworm.com/ele/im
单电源缓冲器电路的实际设计
免费的哦
高速数据转换器评估平台(HSDCEP)用户指南评估
<div>
高速数据转换器评估平台(HSDCEP)是基于PC的平台，提供评估Maxim RF数/模转换器(RF-DAC，支持更新速率≥ 1.5Gsps)和Maxim数字上变频器(DUC)的齐全工具。HSDCEP可以在每对数据引脚产生速率高达1.25Gbps的测试码型，支持多达4条并行16位LVDS总线。通过USB 2.0端口将最长64兆字(Mw)、每字16位宽的数据码型装载至HSDCEP存