逻辑组成
共 57 篇文章
逻辑组成 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 57 篇文章，持续更新中。
机械原理与机械设计 -经典PPT课件教程
<p>机械原理与机械设计适用于高等学校机械类专业本科的机械原理和机械设计两门课程的教学。上册第一篇中紧密结合几种典型机器的实例，引出一些基本概念，并介绍机械设计的一般过程和进行机械设计所需要的知识结构。第二、三、四篇分别介绍机构的组成和分析、常用机构及其设计和机器动力学的基础知识，为机械原理课程的主要内容。下册第五、六篇分别介绍机械零部件的工作能力设计和结构设计，为机械设计课程的主要内容。&ldq
信号分离电路(ppt)
<P>第四章 信号分离电路<BR> <BR>第四章 信号分离电路 第一节 滤波器的基本知识<BR>一、滤波器的功能和类型<BR>1、功能：滤波器是具有频率选择作用的电路或运算处理系统，具有滤除噪声和分离各种不同信号的功能。<BR>2、类型：<BR>按处理信号形式分：模拟滤波器和数字滤波器<BR>按功能分：低通、高通、带通、带阻<BR>按电路组成分：LC
不同功能触发器的相互转换方法
触发器是时序逻辑电路的基本构成单元，按功能不同可分为 RS 触发器、 JK 触发器、 D 触发器及 T 触发器四种，<BR>其功能的描述可以使用功能真值表、激励表、状态图及特性方程。只要增加门电路便可以实现不同功能触发器的相互<BR>转换，例如要将 D 触发器转换为 JK 触发器，转换的关键是推导出 D 触发器的输入端 D 与 JK 触发器的输入端<BR>J 、 K 及状态输出端 Qn 的逻辑表达
AN-1064了解AD9548的输入基准监控器
<p>
</p>
<div>
如AD9548数据手册所述，AD9548的输入端最多可支持八个独立参考时钟信号。八路输入各有一个专用参考监控器，判断输入参考信号的周期是否满足用户要求。图1是参考监控器和必要支持元件的框图。参考监控器测量输入参考信号的周期，并声明信号是过慢还是过快，即表示参考信号有误。该信息保存在参考状态寄存器内(各参考监控器具有用户可读取的专用状态寄存器)。虽然参考
高速电路设计与实现
通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说1/3），就称为高速电路。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-120425150924135.jpg" /><br />
verilog hdl 夏宇闻数字逻辑设计
复杂数字逻辑系统的VerilogHDL 设计技术和方法
数字电路的基础知识教程
主要介绍几种常用的触发器的组成和用法
六路抢答器原理图
由数字电路组成的，包括抢答、计时、报警电路
基于采用分立元件设计的LC谐振放大器的设计方案
<span id="LbZY">介绍了基于采用分立元件设计的LC谐振放大器的设计方案与实现电路， 可用于通信接收机的前端电路，主要由衰减器、谐振放大器、AGC电路以及电源电路四部分组成。通过合理分配各级增益和多种措施提高抗干扰性，抑制噪声，具有中心频率容易调整、稳定性高的特点。电路经实际电路测试表明具有低功耗、高增益和较好的选择性。<br />
<img alt="" src="http://dl
基于Multisim的计数器设计仿真
<span id="LbZY">计数器是常用的时序逻辑电路器件，文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片，设计实现了任意模值计数器电路，并用Multisim软件进行了仿真。仿真验证了设计的正确性和可靠性，设计与仿真结果表明，中规模集成计数器可有效实现任意模值计数功能，并且虚拟仿真为电子电路的设计与开发提高了效率。<br />
<img a
5 Gsps高速数据采集系统的设计与实现
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数
SIMATIC逻辑堆栈指令
9.16 SIMATIC 逻辑堆栈指令<BR>栈装载与 (ALD)<BR>ALD 指令对堆栈中的第一层和第二层的值进行逻辑与操作结<BR>果放入栈顶执行完 ALD 指令后堆栈深度减 1<BR>操作数 无<BR>栈装载或 (OLD)<BR>OLD 指令对堆栈中的第一层和第二层的值进行逻辑或操作<BR>结果放入栈顶执行完 OLD 指令后堆栈深度减 1<BR>操作数 无<BR>逻辑推入栈<BR>LPS
具有压缩和噪声门的低噪声模拟MEMS麦克风和前置放大器
本电路用于实现模拟MEMS麦克风与麦克风前置放大器的接口，如图1所示。ADMP504由一个MEMS麦克风元件和一个输出放大器组成。ADI公司的MEMS麦克风具有高信噪比(SNR)和平坦的宽带频率响应，堪称高性能、低功耗应用的绝佳选择。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-1212131G91J26.jpg" styl
基于遗传算法的组合逻辑电路设计的FPGA实现
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">基于遗传算法的组合逻辑电路的自动设计，依据给出的真值表，利用遗传算法自动生成符合要求的组合逻辑电路。由于遗传算法本身固有的并行性，采用软件实现的方法在速度上往往受到本质是串行计算的计算机制约，因此采用硬件化设
黑魔书(逻辑门的高速特性)pdf下载
在数字设备的设计中，功耗、速度和封装是我们主要考虑的3个问题，每位设计者都希望<BR>功耗最低、速度最快并且封装最小最便宜，但是实际上，这是不可能的。我们经常是从各种型号<BR>规格的逻辑芯片中选择我们需要的，可是这些并不是适合各种场合的各种需要。<BR>当一种明显优于原来产品的新的技术产生的时候，用户还是会提出各方面设计的不同需<BR>求，因此所有的逻辑系列产品实际上都是功耗、速度与封装的一种折
复合卡诺图在多输出组合逻辑电路设计中的应用
<p>
为了使设计的多输出组合逻辑电路达到最简，运用复合卡诺图化简多输出函数，找出其各项的公共项，得到的表达式不一定是最简的，但是通过找公共项，使电路中尽量使用共用的逻辑门，从而减少电路整体的逻辑门，使电路简单。结果表明，利用复合卡诺图化简后设计出的电路更为简单。</p>
<p style="text-align: center">
<img alt="" src="http://dl.e
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性
三态门总线传输电路的Multisim仿真方案
<span id="LbZY">基于探索仿真三态门总线传输电路的目的，采用Multisim10仿真软件对总线连接的三态门分时轮流工作时的波形进行了仿真实验测试，给出了仿真实验方案，即用Multisim仿真软件构成环形计数器产生各个三态门的控制信号、用脉冲信号源产生各个三态门不同输入数据信号，用Multisim仿真软件中的逻辑分析仪多踪同步显示各个三态门的控制信号、数据输入信号及总线输出信号波形，结
液压传动自学手册
<p>
液压传动系统的组成部分，液压传动图形符号，液压传动的优缺点，液压传动的发展历史。</p>
增量式光电编码器信号处理电路方案
设计了一种集编码器信号接收、光电隔离、鉴相、频率电压转化和电压调整输出功能于一体的综合性电路，并对电路各组成部分作了较为详细的分析和阐述。实践证明，该电路通用性强、操作简单、性能可靠、实用性强。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-1202161F92S54.jpg" />