逻辑仿真
共 150 篇文章
逻辑仿真 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 150 篇文章，持续更新中。
基于改进粒子群算法的舰船电力系统网络重构
<span id="LbZY">舰船电力系统网络重构可以看作为一个多目标、多约束、多时段、离散化的非线性规划最优问题。根据舰船电力系统特点，提出了一种改进的粒子群优化算法。在传统粒子群算法的基础上，运用混沌优化理论进行初始化粒子的初始种群，提升初始解质量；同时，引进遗传操作以改进粒子群算法易陷入局部极值的缺点。通过对典型的模型仿真表明，该算法具有更好的寻优性能，并且有效地提高了故障恢复的速度与精度
板级模拟电路仿真收敛性技术研究
<span id="LbZY">电路仿真不仅应用于电路设计阶段，也用于电路故障诊断中。电路仿真结果能够为建立电路测试诊断知识库提供重要的参考信息。本文简要介绍了电路仿真收敛性的相关理论，分析了板级模拟电路直流分析和瞬态分析的仿真收敛性问题，深入探讨了电路仿真技术的原理和发展，重点研究了新的电路仿真算法，并将其应用于模拟电路仿真系统中。<br />
<img alt="" src="http://d
基于Multisim的计数器设计仿真
<span id="LbZY">计数器是常用的时序逻辑电路器件，文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片，设计实现了任意模值计数器电路，并用Multisim软件进行了仿真。仿真验证了设计的正确性和可靠性，设计与仿真结果表明，中规模集成计数器可有效实现任意模值计数功能，并且虚拟仿真为电子电路的设计与开发提高了效率。<br />
<img a
5 Gsps高速数据采集系统的设计与实现
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数
2~4 GHz波段低噪声放大器的仿真设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">利用pHEMT工艺设计了一个2~4 GHz宽带微波单片低噪声放大器电路。本设计中采用了具有低噪声、较高关联增益、pHEMT技术设计的ATF-54143晶体
基于第二代电流传输器的积分器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.909090042114258px; ">介绍了一种基于低压、宽带、轨对轨、自偏置CMOS第二代电流传输器（CCII）的电流模式积分器电路，能广泛应用于无线通讯、
横向Ka波段波导微带探针过渡的设计和优化
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">介绍了一种横向Ka波段宽带波导-微带探针过渡的设计，基于有限元场分析软件Ansoft HFSS对该类过渡的设计方法进行了研究。最后给出了Ka波段内的优化
含稳幅RC正弦波振荡电路 multisim仿真
含稳幅RC正弦波振荡电路 multisim仿真
用于UHF RFID阅读器的无电感巴伦LNA设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">设计了一款用于UHF RFID射频前端接收机的高线性度LNA。该低噪声放大器采用噪声消除技术，具有单端输入差分输出的功能，能够同时实现输出平衡，噪声消除
SIMATIC逻辑堆栈指令
9.16 SIMATIC 逻辑堆栈指令<BR>栈装载与 (ALD)<BR>ALD 指令对堆栈中的第一层和第二层的值进行逻辑与操作结<BR>果放入栈顶执行完 ALD 指令后堆栈深度减 1<BR>操作数 无<BR>栈装载或 (OLD)<BR>OLD 指令对堆栈中的第一层和第二层的值进行逻辑或操作<BR>结果放入栈顶执行完 OLD 指令后堆栈深度减 1<BR>操作数 无<BR>逻辑推入栈<BR>LPS
一种简单可靠离散量信号电路的设计和实现
<span id="LbZY">基于目前航空电子设备离散量输入/输出电路实现复杂，分立器件多，高低温下参数不一致等现象，通过对比分析典型离散量电路，提出了一种简单、高可靠性的离散量信号电路设计，同时由于典型离散量输出电路故障率较高，提出了一种离散量输出信号的过流保护电路设计思路，采用电路仿真软件Multisim进行了功能仿真、容差分析，在实际工程应用中各项实验结果证明，该电路满足实际使用要求，具有
基于遗传算法的组合逻辑电路设计的FPGA实现
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">基于遗传算法的组合逻辑电路的自动设计，依据给出的真值表，利用遗传算法自动生成符合要求的组合逻辑电路。由于遗传算法本身固有的并行性，采用软件实现的方法在速度上往往受到本质是串行计算的计算机制约，因此采用硬件化设
黑魔书(逻辑门的高速特性)pdf下载
在数字设备的设计中，功耗、速度和封装是我们主要考虑的3个问题，每位设计者都希望<BR>功耗最低、速度最快并且封装最小最便宜，但是实际上，这是不可能的。我们经常是从各种型号<BR>规格的逻辑芯片中选择我们需要的，可是这些并不是适合各种场合的各种需要。<BR>当一种明显优于原来产品的新的技术产生的时候，用户还是会提出各方面设计的不同需<BR>求，因此所有的逻辑系列产品实际上都是功耗、速度与封装的一种折
TKS系列仿真器用户使用手册
TKS系列仿真器用户使用手册
复合卡诺图在多输出组合逻辑电路设计中的应用
<p>
为了使设计的多输出组合逻辑电路达到最简，运用复合卡诺图化简多输出函数，找出其各项的公共项，得到的表达式不一定是最简的，但是通过找公共项，使电路中尽量使用共用的逻辑门，从而减少电路整体的逻辑门，使电路简单。结果表明，利用复合卡诺图化简后设计出的电路更为简单。</p>
<p style="text-align: center">
<img alt="" src="http://dl.e
大动态范围AGC系统的构建与仿真
针对科研实践中需要采集大动态范围模拟信号的问题，构建基于可变增益放大器8369的数字AGC系统。采用基于双斜率滤波技<BR>术的设计，给出AGC控制算法的实现流程，利用Matlab仿真引入算例证明算法的可行性，并讨论算法中关键参数取值对控制精度的影响。<BR>实际系统达到50dB动态范围的设计目标。
基于选择进位32位加法器的硬件电路实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性
ADC模数转换器有效位计算
<p>
将模拟信号转换为数字信号后再进行处理,是当前信号处理普遍使用的方法,模数转换器（ADC）就是将模拟信号转换为数字信号的器件,所以计算其有效转换位数对系统性能评估就显得尤为重要。文中结合项目工程实践,讨论了ADC有效转换位数的两种测试方法:噪声测试法和信噪比测试法,并对两种方法进行了仿真与分析。<br />
<img alt="" src="http://dl.eeworm.com/el
基于ADF4111的锁相环频率合成器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">为得到性能优良、符合实际工程的锁相环频率合成器，提出了一种以ADI的仿真工具ADIsimPLL为基础，运用ADS（Advanced Design Syst