通断测试
共 90 篇文章
通断测试 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 90 篇文章，持续更新中。
双频式定子接地保护的模拟滤波器设计与实现
双频式定子接地保护是目前在中小型发电机中得到广泛应用的一种发电机保护，三次谐波的变化情况是这种保护动作的依据之一。文中着重就能够从发电机机端和中性点侧电压中初步提取三次谐波的模拟滤波器的设计进行了讨论，通过分析比较各类滤波器的阻带衰减速度、通频带平坦度等特点以及生产实际装置的成本等多方面因素设计出了一款能够满足保护装置要求的模拟滤波器。从仿真及实验结果中可以看出，此款模拟滤波器具有良好的应用效果。
RLC串联电路谐振特性的Multisim仿真
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">基于探索 RLC串联电路谐振特性仿真实验技术的目的，采用Multisim10仿真软件对RLC串联电路谐振特性进行了仿真实验测试，给出了几种Multisim仿真实验方案，介绍了谐振频率、上限频率、下限频率及品质
基于ADF4350的多频段信号源的设计与实现
<div>
摘要ADF4350是ADI公司生产的集成了电压控制振荡器(VCO)的宽带频率合成器。介绍了该宽带频率合成器的基本原理和工作特性，给出了一种用C8051F320单片机控制ADF4350的硬件电路结构和软件程序设计方法， 得到了应用在测量船的s和C频段信号源。该信号源通过上位机软件的简单设置， 可以方便地实现现场控制，满足测量船的使用要求。经测试表明，该信号源覆盖了测量船s和c频段系统的
宽带射频功率放大器的数字预失真技术研究
<div>
本课题主要研究对象为数字预失真技术中的功放模型的建立及数字预失真算法的研究。功放的数学模型主要分为无记忆模型和记忆模型，分析了不同模型的参数估计的方法。针对以往常见的模型反转数字预失真算法，课题分析并使用了新颖的间接学习(indirect learning)数字预失真算法，从而有效避免了无法对功放模型进行求逆的缺陷，并在此架构下仿真了不同功放模型的参数估计对于数字预失真效果的影响。针
基于PN结的热电偶补偿电路设计
分析了几种常用的热电偶冷端补偿方法的优缺点，根据1N4148在恒流条件下其管压降与温度的线性关系设计了一种基于PN结的热电偶冷端补偿电路。该补偿方法具有成本低、精度高、通用性强等优点，该电路可以对不同型号的热电偶进行冷端补偿，同时具有断偶检测功能。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12032Q51Q6163.jp
交流频率转换器
交流频率转换器 特点： 精确度0.05%满刻度(Accuracy 0.05%F.S.) 多种输入,输出选择 输入与输出绝缘耐压2仟伏特/1分钟 冲击电压测试5仟伏特(1.2x50us) (IEC255-4,ANSI C37.90a/1974) 突波电压测试2.5仟伏特(0.25ms/1MHz) (IEC255-4) 尺寸小，稳定性高 2:主要规格 精确度: 0.05% F.S. (23 &plus
二极管导通开关稳压器引发的故障时间
<p>
</p>
<div>
Most circuit designers are familiar with diode dynamiccharacteristics such as charge storage, voltage dependentcapacitance and reverse recovery time. Less commonlyacknowledged a
MOS开关管参数手册
ID 型号厂家用途构造沟道v111(V) ixing(A) pdpch(W) waixing 1 2SJ11 东芝DC, LF A, JChop P 20 -10m 100m 4-2 2 2SJ12 东芝DC, LF A,J Chop P 20 -10m 100m 4-2 3 2SJ13 东芝DC, LF A, JChop P 20 -100m 600m 4-35 4 2SJ15 富士通DC, L
基于机器视觉的芯片成型分离视觉检测系统的研究
摘要:芯片引脚是否合格,是成型分离制程检测的关键.针对这一问题,应用机器视觉和机器自动化技术,研制出实现成型分离制程芯片检测自动化的检测系统.实验测试表明,该设备具有较高的检测精度和检测速度,能够满足生产需要.<BR>关键词:成型分离'机器视觉'自动化检测
CMOS工艺多功能数字芯片的输出缓冲电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的