边沿
共 87 篇文章
边沿 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 87 篇文章，持续更新中。
12-外部中断0边沿触发-51程序
专为51单片机设计的外部中断0边沿触发程序，适用于EL89C开发板。经过多次项目验证，稳定可靠，可直接应用于实际开发中。代码简洁清晰，易于理解和修改，帮助你快速实现中断功能。
边沿检测代码
本文档是介绍如何对各类摄像头采集回来的信息进行处理的讲解，仍然采用模块化上传资料，我在做飞思卡尔智能车的时候搜集了相当多的图像处理技术的资料，图像处理是很重要的一门学问，如何处理好图像，获得有用的信息是至关重要的，因为它是系统的眼睛，望通过
FPGA按键消抖
应用边沿检测法对按键进行检测，按一次就输出一个周期的脉冲，可靠性高
74LS374.pdf
英文描述： Octal D-type Edge-triggered Flip-Flips(with three-state outputs)
中文描述： 八路D型边沿触发器翻转（三态输出）
74LS112.pdf
英文描述： DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP
中文描述： 双JK负边沿触发器
高性能DSP中断处理技术
· 摘要： 分析了DSP中断控制和中断服务机制,设计了4级中断优先级系统,提供了硬件、软件异常,硬件、软件中断,DMA中断,片上、片外中断等多种中断类型;提供电平、边沿触发的选择.实现了快速中断A、快速中断B和普通中断3种服务类型.整个中断系统较好地满足了DSP用作数字信号处理时快速高效的特点.
精确测试运算放大器建立时间
用于测试运算放大器建立时间的基本设备包括：一个高品质(且昂贵)的“平顶”脉冲发生器用作DUT的输入；一个DUT测试夹具，在运算放大器插口电源引脚处具有电源和旁路电容；以及一个示波器，用于处理和显示测试输出。适当使用包含磁簧开关的脉冲发生器可以实现同样的结果。建立时间测试要求平坦波形输入，因为在其大部分频率范围内，运算放大器作为积分器工作。因此，其误差信号输出是输入信号的衍生物。一个理想方波输入的衍
图象的边沿检测与提取/轮廓跟踪算法代码
·图象的边沿检测与提取/轮廓跟踪算法代码
基于DSP串行外设接口的通信
·摘要： 基于DSP串行外设接口(SPI)的通信,以TMS320LF2407为主机,DAC7614为从机.主从机数据均在SPICLK的一个边沿移出移位寄存器,在另一个边沿锁存到移位寄存器.由系统软件决定主机对从机的检测,通过I/O口设置控制数据的发送.以一路模拟电压输出设计为例,其DSP采用无延时下降沿时钟方式发送数据以配合DAC7614上升沿接收数据的时序,通过查询方式来控制数据的发
基于小波神经网络控制的无刷直流电机调速系统
·摘要：该文提出了基于小波神经网络控制的无刷电机调速系统新方法,该方法使用三层前馈式人工神经网络,采用基于梯度下降纠正误差法在线训练更新网络参数,使用离散小波变换的时频特性和连续小波变换检测信号边沿的原理进行无刷电机运行状态和故障状态的检测,以便能实时保护。仿真结果表明该方法能大大改善调速系统的静态、动态性能,具有优良的控制效果,小波检测灵敏度高,对噪声有较高的鲁棒性,具有广阔的应用前景。
XC4000系列的Select-RAM(TM)可配置成边沿触发RAM和双口RAM,边沿触发简化系统定时,双口RAM简化FIFO的设计
The XC4000E and XC4000EX FPGA families provide distributed on-chip RAM. Select-RAMTM memory can be c
ID读卡器的通用程序
ID读卡器的通用程序，C编程。CPU为Atmel公司的AT89S52芯片，晶振11.0592MHz 读卡采用边沿检测方式，只要跳变边沿脉宽在要求的脉宽范围内就是合法脉宽 每位脉宽要求490us-530us，半位要求为230us-280us，可根据调试更改定时器时间
XC4000系列的Select-RAM(TM)可配置成边沿触发RAM和双口RAM,边沿触发简化系统定时,双口RAM简化FIFO的设计
The XC4000E FPGA family is a pin- and bitstream-compatible<BR>superset of the Xilinx XC4000 FPGA fam
基于FPGA的高速实时数字存储示波器
数字存储示波器（DSO）上世纪八十年代开始出现，由于当时它的带宽和分辨率较低，实时性较差，没有具备模拟示波器的某些特点，因此并没有受到人们的重视。随着数字电路、大规模集成电路及微处理器技术的发展，尤其是高速模/数（A/D）转换器及半导体存储器（RAM）的发展，数字存储示波器的采样速率和实时性能得到了很大的提高，在工程测量中，越来越多的工程师用DSO来替代模拟示波器。 本文介绍了一款双通道采样速率达
基于FPGA的低成本多媒体
深亚微米工艺在IC(集成电路)中的使用使得FPGA(现场可编程门阵列)芯片的规模越来越大；电子产品的性能、价格及上市时间的要求，使得FPGA在多媒体信号处理、数字IC设计前端验证等领域广泛应用，同时也使得其速度越来越高。电子系统朝着大规模、小体积、高速度的方向飞速发展，电子系统中逻辑和系统时钟频率的迅速提高和信号边沿不断变陡，印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。 本课题研
基于FPGA的8位增强型CPU设计与验证
随着信息技术的发展，系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现，对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上，按照至顶向下的模
信号完整性终稿.rar
信号完整性基础知识
张士贤编写
第1章 高速数字系统设计的信号完整性分析导论 7
1.1. 基本概念 7
1.2. 理想的数字信号波形 7
理想的TTL数字信号波形 7
1.2.2. 理想的CMOS数字信号波形 7
1.2.3. 理想的ECL数字信号波形 8
1.3. 数字信号的畸变(或信号不完整) 8
1.3.1. 地线电阻的电压降的影响——地电平(0电平)直流引起的低电平提高
TDSJIT3抖动分析和定时软件
TDSJIT3抖动分析和定时软件:使用功能强大、方便和经济的工具来解决顽固的抖动问题抖动是信号的单个边沿布局中不可预测的定时变化。表征并控制抖动是设计可靠地满足性能要求的高速系统所必需的。在当今高速数
去隔行算法研究及其FPGA实现.rar
本文首先介绍了现有的模拟电视去隔行算法，包括非运动补偿去隔行算法和基于运动补偿去隔行算法两类。在分析和研究现有去隔行算法的基础上，提出了一种新的运动自适应去隔行算法，并给出了算法的FPGA硬件实现方案。 新的运动自适应去隔行算法在运动检测算法和场内插值算法两个方面做了改进和创新。运动检测算法将四场水平运动检测算法与BPP运动检测算法相结合，同时引入了形态学处理的方法，提高了运动检测的精度和算法的抗
基于FPGA的低成本多媒体和SOPC开发平台的研究.rar
深亚微米工艺在IC(集成电路)中的使用使得FPGA(现场可编程门阵列)芯片的规模越来越大；电子产品的性能、价格及上市时间的要求，使得FPGA在多媒体信号处理、数字IC设计前端验证等领域广泛应用，同时也使得其速度越来越高。电子系统朝着大规模、小体积、高速度的方向飞速发展，电子系统中逻辑和系统时钟频率的迅速提高和信号边沿不断变陡，印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。 本课题研