要求
共 75 篇文章
要求 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 75 篇文章，持续更新中。
一种带振幅调节的晶体振荡器
<span id="LbZY">设计了一种带振幅控制的晶体振荡器，用于32 768 Hz的实时时钟。振幅调节环采用源接地振荡器形式来得到高的频率稳定性和低的功耗。使用MOS管电阻有效的减小了版图面积。电路在0.35 μm、5 V CMOS工艺上实现，仿真和测试结果都能满足设计要求。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-
16位高速模数转换模块的设计及其动态性能测试
本文结合研究所科研项目需要，基于16 位高速ADC 芯片LTC2204，设计了一种满足课题要求的高速度高性能的16 位模数转换板卡方案。该方案中的输入电路和时钟电路采用差分结构，输出电路采用锁存器隔离结构，电源电路采用了较好的去耦措施，并且注重了板卡接地设计，使其具有抗噪声干扰能力强、动态性能好、易实现的特点。<br />
<img alt="" src="http://dl.eeworm.com
集成运算放大器的应用
<BR>实验八 集成运算放大器<BR>一、实验目的<BR>1．学习集成运算放大器的使用方法。<BR>2．掌握集成运算放大器的几种基本运算方法。<BR>二、预习内容及要求<BR>集成运算放大器是具有高开环放大倍数的多级直接耦合放大电路。在它外部接上负反馈支路和一定的外围元件便可组成不同运算形式的电路。本实验只对反相比例、同相比例、反相加法和积分运算进行应用研究。<BR>1．图1是反相比例运算原理图。
基于Multisim的高通滤波器的设计与仿真分析
<span id="LbZY">高通滤波为实现高频信号能正常通过，而低于设定临界值的低频信号则被阻隔、减弱。但是阻隔、减弱的幅度则会依据不同的频率以及不同的滤波程序而改变。文中阐述了对电压转移函数推导分析及电路性能的要求，并利用Multisim仿真软件对其频幅特性的分析进行。<br />
<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31
基于Gabor小波的人脸表情特征提取研究
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了使计算机能更好的识别人脸表情，对基于Gabor小波变换的人脸表情识别方法进行了研究。首先对包含表情区域的静态灰度图像进行预处理，包括对确定的人脸表情区域进行尺寸和灰度归一化，然后利用二维Gabor小波变换提取脸部表
基于周期平稳的盲信噪比估计方法
基于对信号的周期平稳统计量的分析，提出了一种高斯白噪声信道下的盲信噪比估计方法。对信号的调制方式没有要求，也不需要发送端发送己知数据。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-120320140T2601.jpg" />
二极管抽运调Q固体激光器的设计方法研究
通过对速率方程的数值求解,得到二极管泵浦调<em>Q</em>固体激光器的性能参数,即由激光器的结构参数和泵浦参数,求解出激光器的输出参数。然后将其求解得到的输出与设计要求的激光器输出进行比较,由此对输入的结构参数和泵浦参数进行反复调整,直至最终输出参数满足设计要求的误差.<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-120
39种电子元件检验要求
<p>
基础电路设计必备,39种电子元件检验要求<span style="display: none"> </span>。</p>
超高频窄带单级低噪声放大器的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">文中介绍了一款超高频窄带低噪声放大器电路，该电路结构小巧（20 mm ×13 mm ，厚度为0.6 mm），功能
基于ATF54143平衡式低噪声放大器的设计
基于低噪声放大器（LNA）的噪声系数和驻波比之间的矛盾，本文采用安捷伦公司的ATF54143晶体管计了一款工作于890~960 MHz平衡式低噪声放大器。该设计分为两部分：3 dB 90°相移定向耦合器和并联的低噪声放大器。本文中首先介绍LNA相关理论，然后通过安捷伦公司的ADS仿真软件进行电路仿真，仿真结果满足设计要求，达到了低噪声系数和良好地驻波比要求。此文也为后面电路的设计和调试提供
10.7 MHz中等带宽晶体滤波器的研制
文中使用了一种较为简单但非常实用的设计方法，采用四节八晶体差接桥型电路，设计和研制出了一种小型化低损耗中等带宽的石英晶体滤波器。该产品的中心频率为10.7 MHz，通带带宽属中等，阻带抑制要求较高，插入损耗较小，矩形系数小，晶体滤波器外形尺寸偏小。解决的关键技术问题是：晶体滤波器电路的设计，滤波器晶体谐振器的设计，滤波器的插损IL≦3 dB、3 dB带宽Bw3dB≥±19 kH
随机变量及其分布
<P>1．(Ch2-2)一批零件中有9个合格品与3个废品，安装时从这批零件中任取一个，如果每次取出的废品不再放回，求在取得合格品以前取出的废品数的分布律。</P>
<P>分析：在取得合格品以前取出的废品数是一随机变量，要求其分布律，只需确定随机变量的一切可能取值及相应的概率即可。</P>
<P>解：设X表示在取得合格品以前取出的废品数，由题意知X的可能取值为0，</P>
实现UXGA解决方案的双通道AD9884A设计准则
<div>
借助AD9884A，利用一种双芯片“乒乓”配置可以实现超过140 MHz的像素时钟速率。双芯片解决方案与交替像素采样解决方案的不同之处在于，前者可以维持全速刷新率。双通道AD9884A设计有多种实现方式。本应用笔记旨在让用户了解在实现这种乒乓配置时需要考虑的因素。相关变量包括布局和路由限制、时钟选择、图形控制要求和最高速率要求等。<br />
<img al
面向舰艇通用数据采集的协议转换器的设计与测试
<span id="LbZY">针对目前舰艇系统通用数据采集需要，设计了一种基于DSP的协议转换器。克服了目前由于舰艇作战系统使用接口协议多样而造成通用性差的问题。通过在实验室环境下的组建数据采集系统并进行性能测试，证明该协议转换器能满足现阶段舰艇多接口数据采集的要求，新研制或改进的数据采集系统能满足高度通用化的需要。<br />
<img alt="" src="http://dl.eeworm
基于FPGA和虚拟仪器的DDS信号发生器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">将虚拟仪器技术同FPGA技术结合，设计了一个频率可控的DDS任意波形信号发生器。在阐述直接数字频率合成技术的工作原理、电路构成的基础上，分别介绍了上位机
基于ADS4249的RGB视频编码器电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">现代信息处理应用中，对模数转换器的速度、精度、功耗和动态性能等关键性能指标不断提出更高的要求。针对模数转换的实际应用，提出并设计了一种基于TI公司生产的双通道14 位 250MSPS 低功耗A / D转换器 ADS42
数字容性隔离器的磁场抗扰度
<div>
数字容性隔离器的应用环境通常包括一些大型电动马达、发电机以及其他产生强电磁场的设备。暴露在这些磁场中，可引起潜在的数据损坏问题，因为电势（EMF，即这些磁场形成的电压）会干扰数据信号传输。由于存在这种潜在威胁，因此许多数字隔离器用户都要求隔离器具备高磁场抗扰度 (MFI)。许多数字隔离器技术都声称具有高 MFI，但容性隔离器却因其设计和内部结构拥有几乎无穷大的MFI。本文将对其设计进
揭开∑—△ADC的神秘面纱
越柬越多的应用 例如过程控制、称重等 都需要高分辨率、高集成度和低价格的ADC。 新型Σ ．△转换技术恰好可以满足这些要求 然而， 很多设计者对于这种转换技术并不 分了解， 因而更愿意选用传统的逐次比较ADC Σ．A转换器中的模拟部分非常简单(类似j 个Ibit ADC)， 而数字部分要复杂得多， 按照功能町划分为数字滤波和抽取单元 由于更接近r 个数字器件，Σ
基于89C51单片机控制放大器增益的设计
<div>
摘要：用单片机控制放大器增益， 实现放大器增益扩程功能， 以满足不同幅度信号对放大器增益的要求分析了单片机控制放大器增益的原理、设计思路，给出了计算公式和设计电路．<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-1303061IA3121.jpg" style="width: 309px; height: 269px;
将运算放大器连接至高速DAC
<div>
介绍了一款不要求负参考电压 (VREF) 的电流源 DAC/运算放大器接口。尽管该建议电路设计提供了一款较好的有效解决方案，但必须注意的是：如果 DAC 的最大兼容电压作为运算放大器输入 (VDAC+) 正端的设计目标，则负端 (VDAC–) 的 DAC 电压将会违反最大兼容输出电压，因为存在最初并不那么明显的偏置。下面的讨论，将对出现这种偏置的原因进行解释，并提出一种解