硬件逻辑
共 56 篇文章
硬件逻辑 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 56 篇文章，持续更新中。
基于选择进位32位加法器的硬件电路实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单
硬件工程师笔试及面试题
囊括了模拟电子技术、数字电子技术、单片机原理、MCU、DSP等专业知识，同时搜集了各大名企的面试真题。
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性
三态门总线传输电路的Multisim仿真方案
<span id="LbZY">基于探索仿真三态门总线传输电路的目的，采用Multisim10仿真软件对总线连接的三态门分时轮流工作时的波形进行了仿真实验测试，给出了仿真实验方案，即用Multisim仿真软件构成环形计数器产生各个三态门的控制信号、用脉冲信号源产生各个三态门不同输入数据信号，用Multisim仿真软件中的逻辑分析仪多踪同步显示各个三态门的控制信号、数据输入信号及总线输出信号波形，结
基于多重加密技术的一个三重加密方案
分组密码的应用非常广泛，但由于差分密码攻击和线性密码攻击的出现，使分组密码受到致命的打击，文章基于能够保护已有软件和硬件使用分组密码投资的目的，采用多重加密的思想，通过对密码体制强化的方法，提出了一个新的三重加密方案，并分析了其安全性特征，得到了安全性更强的一种算法。<br />
<br />
基于MC9S08SL8的电动汽车仪表盘信号转换器设计
<span id="LbZY">笔者以Freescale的S08系列8位微处理器MC9S08SL8为核心，为某电动汽车设计了一款仪表盘信号转换器，实现了电机转速检测、与电机控制器的LIN通信、原车仪表信号模拟等功能。利用芯片内部资源特性设计了其硬件结构及电路，根据仪表盘的原理和工作方式设计了软件流程，装车试验运行稳定，有很高的实用价值。<br />
<img alt="" src="http://
施耐德PLC视频教程下载
本视频主要讲施耐德PLC硬件方面的知识学习，包括Quantum系列的相关模块知识。附件还包括了施耐德PLC联机编程手册。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/1132425-12092G50123415.jpg" style="width: 512px; height: 288px" /><br />
1
信号完整性研究
如果你发现，以前低速时代积累的设计经验现在似乎都不灵了，同样的设计，以前 没问题，可是现在却无法工作，那么恭喜你，你碰到了硬件设计中最核心的问题：信号完整性。早一天遇到，对你来说是好事。 这个资料，短小精悍，包含了高速数字信号设计中信号完整性方面的所有知识，对于初学者来说是一份不可多得的入门经典；
ADI处理器实用丛书-高速设计技术
<p>
本书内容包括三大部分：第1 部分从运算放大器的基本概念和理论出发，重点介绍了运算放大器的原理与设计，以及在各种电子系统中的应用，包括视频应用、RF/IF 子系统(乘法器、调制器和混频器)等;第2 部分主要介绍了高速采样和高速ADC 及其应用、高速DAC 及其应用、以及DDS 系统与接收机子系统等;第3 部分介绍了有关高速硬件设计技术，如仿真、建模、原型、布局、去藕与接地，以及EMI 与R
X波段低相噪跳频源的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">结合直接数字频率合成（DDS）和锁相环（PLL）技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法，同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测试结果表明，本方案
任意波发生器的研究与设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">在任意波形发生器设计中，DDS技术具有成本低、功耗小、分辨率高和切换时间快等优点，但波形形状任意可编辑性较差；软件无线电技术可产生任意复杂波形，但切换时
ADIS16334安装_机械设计指南和示例
<div>
ADIS16334是一款薄型、完全校准的MEMS惯性测量单元(IMU)。图1为该封装的顶视图，其中包括四个安装孔，配备嵌入式安装架，有助于控制附加硬件的整体高度。安装孔为M2 × 0.4 mm或2至56个机械螺丝提供了足够的间隙。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-1212131A523
大学物理实验RC电路时间常数的Multisim仿真测试
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">基于探索大学物理电学实验仿真技术的目的，采用Multisim10仿真软件对RC电路时间常数参数进行了仿真实验测试。从RC电路电容充、放电时电容电压uC的表达式出发，分析了uC与时间常数之间的关系，给出了几种Multis
时序逻辑电路的分析和设计
时序逻辑电路的分析和设计
基于SAA7113H和HTV110的视频转换电路的设计
<p>
</p>
<div>
本文介绍了一种基于SAA7113H 和HTV110 芯片的将模拟视频信号转换为VGA 信号的电路，并给出了硬件连接图和部分程序初始化设置值。
非标准VGA-TV转换器的实现
<p>
</p>
<div>
介绍了以AL128 芯片为核心设计的一种将非标准视频显示模式转换为标准电视视频制式的视频模式转换器。对该视频模式转换器的工作原理、硬件构成及设计思路等给以了详细的介绍。
波形及序列信号发生器设计
设计由555、移位寄存器、D/A转换器、PLD等器件构成的多路序列信号输出和阶梯波输出的发生器电路，重点学习555、D/A转换器及可编程逻辑器件的原理及应用方法。用Proteus软件仿真；实验测试技术指标及功能、绘制信号波形。
为什么我的CMOS逻辑电路烧起来了
<div>
Abstract: What can be simpler than designing with CMOS and BiCMOS? These technologies are very easy to use butthey still require careful design. This tutorial discusses the odd case of circuits
SIMATIC 逻辑运算指令
ANDB (字节与) 指令对两个输入字节按位与 得到一个字节结<BR>果 (OUT)ORB (字节或) 指令对两个输入字节按位或 得到一个字节结<BR>果 (OUT)XORB (字节异或) 指令对两个输入字节按位异或得到一个字<BR>节结果 (OUT)使 ENO = 0 的错误条件是SM4.3 (运行时间) 0006 (间接寻<BR>址)这些指令影响下面的特殊存储器位 SM1.0 (零)
基于可逆逻辑电路的脉冲分配器设计
<span id="LbZY">可逆逻辑电路能大幅度降低能耗，越来越受到研究人员重视。运用可逆逻辑电路对传统脉冲分配器进行可逆设计，并提供了物理实现方法。首先对传统的脉冲分配器中的触发器和计数器进行可逆设计，然后将传统脉冲分配器的中的计数器进行替换，最后将可逆计数器和译码器级联，从而构建可逆脉冲分配器。仿真结果表明实现了脉冲分配器的功能。<br />
<img alt="" src="http:/