电路版图设计
共 716 篇文章
电路版图设计 相关的电子技术资料,包括技术文档、应用笔记、电路设计、代码示例等,共 716 篇文章,持续更新中。
集成运放应用电路设计实例汇总
全面的常用运放电路设计
具有遥控功能的负载保护器
负载保护电路
74HC系列通用逻辑电路功能表
74HC系列通用逻辑电路功能
跨阻滤波器的快速实用设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">跨阻滤波器是将输入的电流信号转换成电压信号的同时完成信号滤波的一种新型滤波器。给出跨阻滤波器的快速实用设计。通过插入一个电压跟随器,可将常用的电压模式滤
模拟乘法器及其在运算电路中的应用
<P> 模拟乘法器在运算电路中的应用</P>
<P> 8.6.1 乘法运算电路</P>
<P> 8.6.2 除法运算电路</P>
<P> 8.6.3 开方运算电路</P>
抑制电磁干扰源的设计
为了提高电子设备、仪表的工作性能等指标,针对电源、暂态过程、电磁辐射几种常见干扰源从他的干扰因素和特点出发,采用滤波器、加静电屏蔽、吸收、电磁屏蔽等措施抑制干扰源的影响。在应用中可根据实际需要进行选择。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-1202161F6404U.jpg" />
C波段介质振荡器的研究与设计
利用负阻原理设计了5.9 GHz介质振荡器(DRO),采用HFSS软件对介质谐振块(DR)进行三维仿真,应用Agilent公司的ADS软件对DRO进行了优化设计和非线性分析,用该方法制作的并联反馈式DRO性能良好,输出功率为10 dBm,相位噪声达到-100 dBc/Hz@10 kHz,-124 dBc/Hz@100 kHz。<br />
<img alt="" src="http://dl.ee
高速数字电路设计-华为
高速数字电路设计,实用
时钟切换电路英文资料.
With more and more multi-frequency clocks being used in today's chips, especially in the communications field, it is often necessary to switch the source of a clock line while the chip is running.
基于声卡的信号发生和示波器设计
功能是:基于声卡的虚拟信号发生器和基于声卡的虚拟示波器 信号发生器是:1、以声卡代替DAQ作为输出卡,2、能发生的信号包括:正弦波、三角波、方波、斜波、调幅、调频、随机、指数、对数、微分、积分及任意公式信号,3、具有存储功能 示波器:1、、以声卡代替DAQ作为输入卡,2、具有频谱分析、储存记忆、多种滤波、多种信号分析与处理功能
虚拟仪器课程设计案例压缩包
虚拟仪器课程设计案例(基于DYS18试验箱),内附实验过程和原理的说明书。
工程师应该掌握的20个模拟电路
模拟电路
SMT生产线贴片机负荷均衡优化
摘要:采用表面组装技术(surface mountt echnology,SMT)进行印制板级电子电路组装是当代组装技术发展的主流。典型的SMT生产线是由高速机和多功能机串联而成,印制电路板(printed circuit board,PCB)上的元器件在贴片机之间的负荷均衡优化问题是SMT生产调度的关键问题。以使贴片时间与更换吸嘴时间之和最大的工作台生产时间最小化为目标构建了负荷均衡模型,开发了
信号放大电路
<P class=MsoNormal style="MARGIN: 0cm 0cm 0pt; LINE-HEIGHT: 18pt; mso-line-height-rule: exactly; tab-stops: 20.0pt"><FONT size=3>2-1 何谓测量放大电路?对其基本要求是什么? <p></p></FONT></P>
<P class=MsoNormal style="MA
滤波电路与震荡电路
滤波电路震荡电路历来是设计的难点。此书系统的讲解如何设计电路。
150Hz三角载波发生器(成品)
150hz三角波发生电路的multisim11.0的仿真电路图
20~20KHz有源带通滤波器
资料为电路图,已经做出实物,标称值可用~
数模混合电路的设计(很详细规范)
希望对大家有用
CMOS工艺多功能数字芯片的输出缓冲电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了提高数字集成电路芯片的驱动能力,采用优化比例因子的等比缓冲器链方法,通过Hspice软件仿真和版图设计测试,提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的