时间电路
共 532 篇文章
时间电路 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 532 篇文章，持续更新中。
基于PN结的热电偶补偿电路设计
分析了几种常用的热电偶冷端补偿方法的优缺点，根据1N4148在恒流条件下其管压降与温度的线性关系设计了一种基于PN结的热电偶冷端补偿电路。该补偿方法具有成本低、精度高、通用性强等优点，该电路可以对不同型号的热电偶进行冷端补偿，同时具有断偶检测功能。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12032Q51Q6163.jp
交流频率转换器
交流频率转换器 特点： 精确度0.05%满刻度(Accuracy 0.05%F.S.) 多种输入,输出选择 输入与输出绝缘耐压2仟伏特/1分钟 冲击电压测试5仟伏特(1.2x50us) (IEC255-4,ANSI C37.90a/1974) 突波电压测试2.5仟伏特(0.25ms/1MHz) (IEC255-4) 尺寸小，稳定性高 2:主要规格 精确度: 0.05% F.S. (23 &plus
电子设计大赛：波形合成与分解（包含所有电路图讲解、程序代码）（853594759）
全国大学生电子设计（课题：波形的合成与分解） 1 任务 设计制作一个具有产生多个不同频率的正弦信号，并将这些信号再合成为近似方波和三角波功能的电路。系统示意图如图1所示： 2要求 2.1 方波振荡器的信号经分频与滤波处理，同时产生频率为1kHz和3kHz与5kHz的正弦波信号，这三种信号应具有确定的相位关系；产生的信号波形无明显失真；幅度峰峰值分别为6V与2V和1.2V； 2.2制作一个由移相器和
集成运放应用电路设计实例汇总
全面的常用运放电路设计
具有遥控功能的负载保护器
负载保护电路
74HC系列通用逻辑电路功能表
74HC系列通用逻辑电路功能
二极管导通开关稳压器引发的故障时间
<p>
</p>
<div>
Most circuit designers are familiar with diode dynamiccharacteristics such as charge storage, voltage dependentcapacitance and reverse recovery time. Less commonlyacknowledged a
模拟乘法器及其在运算电路中的应用
<P> 模拟乘法器在运算电路中的应用</P>
<P> 8.6.1 乘法运算电路</P>
<P> 8.6.2 除法运算电路</P>
<P> 8.6.3 开方运算电路</P>
高速数字电路设计-华为
高速数字电路设计，实用
时钟切换电路英文资料.
With more and more multi-frequency clocks being used in today's chips, especially in the communications field, it is often necessary to switch the source of a clock line while the chip is running.
工程师应该掌握的20个模拟电路
模拟电路
SMT生产线贴片机负荷均衡优化
摘要：采用表面组装技术（surface mountt echnology,SMT）进行印制板级电子电路组装是当代组装技术发展的主流。典型的SMT生产线是由高速机和多功能机串联而成，印制电路板（printed circuit board,PCB）上的元器件在贴片机之间的负荷均衡优化问题是SMT生产调度的关键问题。以使贴片时间与更换吸嘴时间之和最大的工作台生产时间最小化为目标构建了负荷均衡模型，开发了
信号放大电路
<P class=MsoNormal style="MARGIN: 0cm 0cm 0pt; LINE-HEIGHT: 18pt; mso-line-height-rule: exactly; tab-stops: 20.0pt"><FONT size=3>2-1 何谓测量放大电路？对其基本要求是什么？ <p></p></FONT></P>
<P class=MsoNormal style="MA
滤波电路与震荡电路
滤波电路震荡电路历来是设计的难点。此书系统的讲解如何设计电路。
150Hz三角载波发生器(成品)
150hz三角波发生电路的multisim11.0的仿真电路图
20~20KHz有源带通滤波器
资料为电路图，已经做出实物，标称值可用~
数模混合电路的设计(很详细规范)
希望对大家有用
CMOS工艺多功能数字芯片的输出缓冲电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的
北大数字集成电路基础课件
数字电路基础课件PDF