时钟合成器
共 40 篇文章
时钟合成器 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 40 篇文章，持续更新中。
多时钟域的异步信号的参考解决
多时钟域的异步信号的参考解决
使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析<BR>一）回顾源同步时序计算<BR>Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup Time<BR>Hold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew
数字钟实验电路的设计与仿真
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">基于Multisim 10 软件对数字钟电路进行设计和仿真。采用555定时器产生秒时钟信号，用时钟信号驱动计数电路进行计数，将计数结果进行译码，最终在L
宽带低相噪高分辨率频率合成器设计
<p>
利用锁相环(PLL)和YTO相结合,设计出一种频率合成器。实现了3～7 GHz的频率覆盖和低于0.2 Hz的频率分辨率。全频段相噪均在-108 dBc/Hz@10 kHz以下,具有较高的实用价值。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12041Q6001TD.jpg" /></p>
<br />
AN-741鲜为人知的相位噪声特性
<p>
</p>
<div>
关于相位噪声专题的信息有很多，包括相位噪声特性1、相位噪声测量方法2以及它对系统性能的影响3。众所周知，振荡器和时钟的相位噪声已成为导致现代无线电系统性能降低的因素之一。然而，大多数传统相位噪声分析仅将重点放在单载波无线电系统中正弦波信号的降低，而相位噪声对多载波接收机、宽带系统或数字无线电的影响则很少涉及。本应用笔记将讨论一些与数据采样系统相位噪声有
压控振荡器（可编程时钟振荡器）
压控振荡器（可编程时钟振荡器）
实现UXGA解决方案的双通道AD9884A设计准则
<div>
借助AD9884A，利用一种双芯片“乒乓”配置可以实现超过140 MHz的像素时钟速率。双芯片解决方案与交替像素采样解决方案的不同之处在于，前者可以维持全速刷新率。双通道AD9884A设计有多种实现方式。本应用笔记旨在让用户了解在实现这种乒乓配置时需要考虑的因素。相关变量包括布局和路由限制、时钟选择、图形控制要求和最高速率要求等。<br />
<img al
时钟应用中的直接数字频率合成器
<p>
直接数字式频率合成器（DDS）—DDS同DSP（数字信号处理）一样，也是一项关键的数字化技术。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点。</p>
<p>
<img alt="" src="http://dl.eeworm.com/ele/img/319641-120201161439457.jpg" style="width: 448p
一种X波段频率合成器的设计方案
<p>
在非相参雷达测试系统中，频率合成技术是其中的关键技术.针对雷达测试系统的要求，介绍了一种用DDS激励PLL的X波段频率合成器的设计方案。文中给出了主要的硬件选择及具体电路设计，通过对该频率合成器的相位噪声和捕获时间的分析，及对样机性能的测试，结果表明该X波段频率合成器带宽为800 MHz、输出相位噪声优于-80 dBc/Hz@10 kHz、频率分辨率达0.1 MHz， 可满足雷达测试
了解ADF7021的AFC环路并为实现最小前同步码长度而进行优化
<div>
无线电通信网络中的远程收发器使用自己的独立时钟源。因此，这些收发器容易产生频率误差。当发射机启动通信链路时，关联的接收机需要在数据包的前同步码阶段校正这些误差，以确保正确的解调<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-130R21619121G.jpg" />
锁相环频率合成器-ad9850激励
用ad9850激励的锁相环频率合成器<BR>山东省济南市M0P44 部队Q04::00R 司朝良<BR>摘要! 提出了一种ad9850和ad9850相结合的频率合成方案! 介绍了ad9850芯片ad9850的基本工作<BR>原理" 性能特点及引脚功能! 给出了以1!2345 作为参考信号源的锁相环频率合成器实例! 并对该频<BR>率合成器的硬件电路和软件编程进行了简要说明#<BR>关键词! !!"
基于MPC92433的高频时钟电路的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">提出一种高频时钟电路的设计方案。利用一款先进的可编程时钟合成器MPC92433，基于FPGA的控制，实现4对LVDS信号输出。系统经过测试，输出时钟信号
MSP430模数转换模块--ADC12
MSP430的各种调好的模块，串口，模数转换，时钟，定时器、低功耗、看门狗、PWM等
基于ADF4350的多频段信号源的设计与实现
<div>
摘要ADF4350是ADI公司生产的集成了电压控制振荡器(VCO)的宽带频率合成器。介绍了该宽带频率合成器的基本原理和工作特性，给出了一种用C8051F320单片机控制ADF4350的硬件电路结构和软件程序设计方法， 得到了应用在测量船的s和C频段信号源。该信号源通过上位机软件的简单设置， 可以方便地实现现场控制，满足测量船的使用要求。经测试表明，该信号源覆盖了测量船s和c频段系统的
基于多环锁相宽带细步进频率合成器的设计
<span id="LbZY">为了满足宽频段、细步进频率综合器的工程需求，对基于多环锁相的频率合成器进行了分析和研究。在对比传统单环锁相技术基础上，介绍了采用DDS+PLL多环技术实现宽带细步进频综，输出频段10~13 GHz，频率步进10 kHz，相位噪声达到-92 dBc/Hz@1 kHz，杂散抑制达到-68 dBc，满足实际工程应用需求。<br />
<img alt="" src="ht
实现UXGA解决方案的双通道AD9981设计准则
<div>
借助AD9981，利用一种双芯片“乒乓”配置可以实现超过110 MHz的像素时钟速率。双芯片解决方案与交替像素采样解决方案的不同之处在于，前者可以维持全速刷新率。双通道AD9981设计有多种实现方式。本应用笔记旨在让用户了解在实现这种配置时需要考虑的因素。相关变量包括布局和路由限制、时钟选择、图形控制要求和最高速率要求等。<br />
<img alt=""
时钟切换电路英文资料.
With more and more multi-frequency clocks being used in today's chips, especially in the communications field, it is often necessary to switch the source of a clock line while the chip is running.
时钟及定时指南-德州仪器
时钟及定时指南-德州仪器<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-13031915203WE.jpg" style="width: 484px; height: 566px; " /><br />
脉冲波形的产生和整形
<p>
脉冲波形的产生和整形:介绍矩形脉冲波形的产生和整形电路。<br />
在脉冲整形电路中。介绍了最常用的两类整形电路——施密特触发器和单稳态触发器电路。在本章的最后，讨论了广为应用的555定时器和用它构成施密特触发器、单稳态触发器和多谐振荡器的方法。<br />
7.1单稳态触发器<br />
单稳态触发器的工作特性具有如下的显著特点；<br />
第一，它
大功率固态高功放功率合成失效分析
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">功率合成器是大功率固态高功放的重要组成器件。应用散射参数原理对功率合成器的合成效率进行了研究，对一路或者几路功率合成器输入失效时的合成效率进行了分析，并在