时钟功能
共 122 篇文章
时钟功能 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 122 篇文章，持续更新中。
基带成形滤波器的数字设计与实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.909090042114258px; "> 根据基带成型滤波器的工作原理，文中设计出了一种基带成型滤波器的数字实现方案。该方案首先运用MATALB仿真工
无功功率自动补偿控制器
1) 全数字化设计，交流采样，人机界面采用大屏幕点阵图形128X64 LCD中文液晶显示器。 2) 可实时显示A、B、C各相功率因数、电压、电流、有功功率、无功功率、电压总谐波畸变率、电流总谐波畸变率、电压3、5、7、9、11、13次谐波畸变率、电流3、5、7、9、 11、13次谐波畸变率频率、频率、电容输出显示及投切状态、报警等信息。 3) 设置参数中文提示，数字输入。 4) 电容器控制方案支持
飞行模拟器可扩展数字量输出系统的设计与实现
<span id="LbZY">控制某型飞机模拟座舱中的Led、继电器、小电流元件，满足易于扩充规模的工程需求，采用充分利用元器件特性的方法，使用一种可扩展数字量输出系统建立开出通道，在电路层预留扩充接口，实现座舱灯光信号、电路状态切换、外部设备数控的功能。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-1306251G941
多时钟域的异步信号的参考解决
多时钟域的异步信号的参考解决
压控振荡电路的设计
<p>
能实现VCO 功能的电路很多，常用的有分立器件构成的振荡器和集成压控振荡器。如串联谐振电容三点式电路、压控晶体振荡器，积分-施密特电路、射级耦合多谐振荡器、变容二极管调谐LC 振荡器和数字门电路等几种。它们之间各有优缺点，下面做简要分析，并选择最合适的方案。</p>
<p>
<img alt="" src="http://dl.eeworm.com/ele/img/319641-111
使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析<BR>一）回顾源同步时序计算<BR>Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup Time<BR>Hold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew
波形及序列信号发生器设计
设计由555、移位寄存器、D/A转换器、PLD等器件构成的多路序列信号输出和阶梯波输出的发生器电路，重点学习555、D/A转换器及可编程逻辑器件的原理及应用方法。用Proteus软件仿真；实验测试技术指标及功能、绘制信号波形。
超高频窄带单级低噪声放大器的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">文中介绍了一款超高频窄带低噪声放大器电路，该电路结构小巧（20 mm ×13 mm ，厚度为0.6 mm），功能
基于可逆逻辑电路的脉冲分配器设计
<span id="LbZY">可逆逻辑电路能大幅度降低能耗，越来越受到研究人员重视。运用可逆逻辑电路对传统脉冲分配器进行可逆设计，并提供了物理实现方法。首先对传统的脉冲分配器中的触发器和计数器进行可逆设计，然后将传统脉冲分配器的中的计数器进行替换，最后将可逆计数器和译码器级联，从而构建可逆脉冲分配器。仿真结果表明实现了脉冲分配器的功能。<br />
<img alt="" src="http:/
JK触发器的功能分析
JK触发器的功能分析
集成化图像控制引擎的研究与实现
随着半导体技术以及计算机软硬件技术的飞速发展，对于图像的显示和控制技术也呈现出越来越多的方式。文中介绍了一种基于NIOS II软核处理器实现对SD卡驱动与TFT-LCD控制的方法。在设计中利用FPGA的Altera的SOPC Builder定制NIOS II软核处理器及其与显示功能相关的模块来协同从SD卡读取JPEG格式的图片，经过FPGA解码处理显示于TFL-LCD上，并使用触摸控制实现图片的前
数字钟实验电路的设计与仿真
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">基于Multisim 10 软件对数字钟电路进行设计和仿真。采用555定时器产生秒时钟信号，用时钟信号驱动计数电路进行计数，将计数结果进行译码，最终在L
ZLK-2A张力动态显示控制器
一套外挂式电子模组，采用CMOS数字电路，双显示功能。具有高抗干扰性和良好的系统兼容性。可以带电插拔模块进行紧急维修。尤其适用于车载系统中，作为军民两用的张力动态控制器。具有高可靠性和低成本特点。
工程师应该掌握的20个模拟电路
基本模拟电路原理,元件功能,以及常用电路设计
AN-741鲜为人知的相位噪声特性
<p>
</p>
<div>
关于相位噪声专题的信息有很多，包括相位噪声特性1、相位噪声测量方法2以及它对系统性能的影响3。众所周知，振荡器和时钟的相位噪声已成为导致现代无线电系统性能降低的因素之一。然而，大多数传统相位噪声分析仅将重点放在单载波无线电系统中正弦波信号的降低，而相位噪声对多载波接收机、宽带系统或数字无线电的影响则很少涉及。本应用笔记将讨论一些与数据采样系统相位噪声有
模拟无绳电话电路分析
<p>
无绳电话机由主机（座机或母机）和副机（即手机或子机）构成，采用无线方式连接，利用无线电波进行通信。使用时将主机接入市话网内，用户可以在一定空间内自由移动，随时实现正常的寻呼和通话功能。</p>
<p>
<img alt="" src="http://dl.eeworm.com/ele/img/319641-111230144130439.jpg" /></p>
压控振荡器（可编程时钟振荡器）
压控振荡器（可编程时钟振荡器）
多功能数字钟的VHDL设计
多功能数字钟的VHDL设计
实现UXGA解决方案的双通道AD9884A设计准则
<div>
借助AD9884A，利用一种双芯片“乒乓”配置可以实现超过140 MHz的像素时钟速率。双芯片解决方案与交替像素采样解决方案的不同之处在于，前者可以维持全速刷新率。双通道AD9884A设计有多种实现方式。本应用笔记旨在让用户了解在实现这种乒乓配置时需要考虑的因素。相关变量包括布局和路由限制、时钟选择、图形控制要求和最高速率要求等。<br />
<img al
基于FPGA和虚拟仪器的DDS信号发生器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">将虚拟仪器技术同FPGA技术结合，设计了一个频率可控的DDS任意波形信号发生器。在阐述直接数字频率合成技术的工作原理、电路构成的基础上，分别介绍了上位机