利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试...
利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试...
功能更加完善的基于vhdl的数字时钟设计 有秒表,时钟,时期,闹钟的功能和整点报时,时间调整,日期调整,闹钟的设定 、、、、、、、 秒表有开始,暂停,清零等功能,且只有在暂停的情况下才能清零。...
实用数字万年历设计:该系统的设计电路是以 AT89S52 单片机为核心控制器,其外围电路主要包括时钟模块,键盘模块,液晶模块, 闹钟模块和与PC 机通信模块等。这种电子时钟不仅具有了一般电子时钟的基...
采用Verilog HDL语言编写的多功能数字钟,包括四个功能:时间显示与设置、秒表、闹钟、日期显示与设置,源代码对FPGA和CPLD学习者价值很高,...
基于单片机设计的数字钟的设计,该数字钟功能教齐全有整点报,8路闹钟设置,年月日显示,秒表记时功能....
按K1,依次进入闹钟功能,闹钟时间,年,月,日和时,分,秒模式,直致退出设置状态 * 按K2,调整是否起用闹钟和调节闹钟时,分,秒,年,月,日,时间的时,分,秒的数字...
数字钟的VHDL源程序,可实现整点报时、闹钟的功能,还有常有星期的显示,已调试过...
数字钟在日常生活中最常见,应用也最广泛。本文主要就是设计一款数字电子时钟钟,以AT89C51单片机为核心,四位一体共阴数码管显示模块、轻触开关做功能设计等功能模块。本数字电子时钟采用24小时制方式显示...
用 VHDL语言实现闹钟功能,可用于数字钟设计的单元电路,显示电路程序。...
多功能数字钟的设计。要求:使用单片机实现智能数字钟,应该具有以下功能: 1,能动态显示年月日、时分秒(用LCD液晶显示),误差小于±10%; 2,具有闹钟功能; 3,重要事件提醒功能; 4,液...