数字锁相全部资料下载-14279个数字锁相技术资源-虫虫下载站

用一片CPLD实现数字锁相环,用VHDL或V语言...

📅 2013-05-27

基于FPGA实现的一种新型数字锁相环...

📅 2013-08-07

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。...

📅 2013-08-11

基于FPGA的全数字锁相环设计,内有设计过程和设计思想...

📅 2013-08-13

基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案...

📅 2013-08-19

关于数字锁相环的一点东西,可以下来看看\r\n...

📅 2013-08-26

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想，并用可编程逻辑器件FPGA加以实面。...

📅 2014-12-28

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想，并用可编程逻辑器件FPGA加以实面。...

📅 2013-10-20

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿...

📅 2014-06-09

用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench...

📅 2014-01-20

📚 数字锁相技术资料