性能测试
共 151 篇文章
性能测试 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 151 篇文章，持续更新中。
宽带射频功率放大器的数字预失真技术研究
<div>
本课题主要研究对象为数字预失真技术中的功放模型的建立及数字预失真算法的研究。功放的数学模型主要分为无记忆模型和记忆模型，分析了不同模型的参数估计的方法。针对以往常见的模型反转数字预失真算法，课题分析并使用了新颖的间接学习(indirect learning)数字预失真算法，从而有效避免了无法对功放模型进行求逆的缺陷，并在此架构下仿真了不同功放模型的参数估计对于数字预失真效果的影响。针
平行耦合微带线带通滤波器的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">平行耦合微带线带通滤波器在微波电路系统中广泛应用。为了提高带通滤波器性能，缩短设计周期，采用奇偶模原理分析与ADS（Advanced Design System）仿真相结合的方法，设计出一个中心频率为2.5 GHz，相
晶体管性能讲解
晶体管的结构及性能
交流频率转换器
交流频率转换器 特点： 精确度0.05%满刻度(Accuracy 0.05%F.S.) 多种输入,输出选择 输入与输出绝缘耐压2仟伏特/1分钟 冲击电压测试5仟伏特(1.2x50us) (IEC255-4,ANSI C37.90a/1974) 突波电压测试2.5仟伏特(0.25ms/1MHz) (IEC255-4) 尺寸小，稳定性高 2:主要规格 精确度: 0.05% F.S. (23 &plus
抑制电磁干扰源的设计
为了提高电子设备、仪表的工作性能等指标，针对电源、暂态过程、电磁辐射几种常见干扰源从他的干扰因素和特点出发，采用滤波器、加静电屏蔽、吸收、电磁屏蔽等措施抑制干扰源的影响。在应用中可根据实际需要进行选择。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-1202161F6404U.jpg" />
有源滤波器建模与控制策略研究
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">合理利用有效的控制策略提高有源滤波器的本身的补偿性能越来越成为各国学者研究重点。本文从有源滤波器的数学模型出发，详述有源滤波
C波段介质振荡器的研究与设计
利用负阻原理设计了5.9 GHz介质振荡器（DRO），采用HFSS软件对介质谐振块（DR）进行三维仿真，应用Agilent公司的ADS软件对DRO进行了优化设计和非线性分析，用该方法制作的并联反馈式DRO性能良好，输出功率为10 dBm，相位噪声达到-100 dBc/Hz＠10 kHz，-124 dBc/Hz＠100 kHz。<br />
<img alt="" src="http://dl.ee
基于机器视觉的芯片成型分离视觉检测系统的研究
摘要:芯片引脚是否合格,是成型分离制程检测的关键.针对这一问题,应用机器视觉和机器自动化技术,研制出实现成型分离制程芯片检测自动化的检测系统.实验测试表明,该设备具有较高的检测精度和检测速度,能够满足生产需要.<BR>关键词:成型分离'机器视觉'自动化检测
一种新的自适应数字水印算法
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">为了提高数字水印抗击各种图像攻击的性能和保持图像的稳健性和不可见性，提出了一种基于离散小波变换（DWT），SVD（singular value deco
AD量化位数对抗干扰性能影响
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">数字接收机输入端的信噪比对其捕获性能具有较大的影响，文中通过理论和大量实验反正分析了量化位数对导航信号相对捕获峰值及信噪比的影响，并分析了在给定抗干扰指
CMOS工艺多功能数字芯片的输出缓冲电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的