帧数
共 42 篇文章
帧数 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 42 篇文章，持续更新中。
MPEG2
MPEG2视频处理工具，可读取视频文件并展示帧数、文件大小及每帧的尺寸信息。适用于视频分析与编码研究，支持基础视频数据解析。
CAN转RS232模块--电路图及程序
适用于工业自动化项目中CAN总线与串口设备的通信转换，提供完整的电路设计和单片机程序实现标准帧数据的双向转换。
深入DSP片内外设的编程
·摘要： 从DSP的时序入手,简述DSP的HPI、SPI、FIFO、McBSP及DMA的工作方式、组成原理、控制寄存器的配置原理及注意事项;给出ABU方式下的适应突发不定帧数连续码流传输的一种实现方法.
3ds_max_6_标准教程04
由于动画中的帧数很多，因此手工定义每一帧的位置和形状是很困难的。3ds max极大地简化了这个工作。可以在时间线上的几个关键点定义对象的位置，这样3ds max将自动计算中间帧的位置，从而得到一个流畅的动画。在3ds max中，需要手工定位的帧称之为关键帧。
需要注意的是，在动画中位置并不是唯一可以动画的特征。在3ds max中可以改变的任何参数，包括位置、旋转、比例、参数变化和材质特征等都是可
多功能车辆总线一类设备的FPGA实现
多功能车辆总线一类设备是一个在列车通信网(TCN，TrainCommunication Network)中普遍使用的网络接口单元。目前我国的新式列车大多采用列车通信网传输列车中大量的控制和服务信息。但使用的列车通信网产品主要为国外进口，因此迫切需要研制具有自主知识产权的列车通信网产品。 论文以一类设备控制器的设计为核心，采取自顶向下的模块设计方法。将设备控制器分为同步层和数据处理层来分别实现对帧的
基于FPGA的两路视频同步播放系统
随着人们对影像技术需求的不断提高，多路视频图像同步播放问题应运而生。而两路视频同步视频的同步播放作为多路同步播放的基础成为了本课题的出发点。同时，基于低成本、低功耗等方面的考虑，本课题应用嵌入式系统作为实现两路视频同步播放的实现方式。在比较多种嵌入式系统实现方案之后，本课题最终将FPGA确定为系统的核心。 在确定系统实施方案之后，本文首先对整体试验平台的搭建以及系统的初始化过程作了详尽的描述。接着
深入DSP 片内外设的编程
从DSP 的时序入手，简述DSP 的HPI、SPI、FIFO、McBSP 及DMA 的工作方式、组成原理、控制寄存器的配置原理及注意事项；给出ABU方式下的适应突发不定帧数连续码流传输的一种实现方法。
ITU601/656简介
0.1 格式/制式<BR>格式是指表达、记录图像信息的方式，如视频标准中最基本的参数是扫描<BR>格式，规定了每行像素数、每帧行数、每秒场数和帧数。录像机的记录方式也<BR>称为格式，如D1、D5 格
数据格式转换软件示例
这个软件完成了读入16进制帧数据，并从中提取温度信息，然后将其转换为浮点数的操作，此软件在VC++6.0下开发，已经编译通过，输入文件必须为格式正确的dat文件。
列车通信网中多功能车辆总线一类设备的FPGA实现.rar
多功能车辆总线一类设备是一个在列车通信网(TCN，TrainCommunication Network)中普遍使用的网络接口单元。目前我国的新式列车大多采用列车通信网传输列车中大量的控制和服务信息。但使用的列车通信网产品主要为国外进口，因此迫切需要研制具有自主知识产权的列车通信网产品。 论文以一类设备控制器的设计为核心，采取自顶向下的模块设计方法。将设备控制器分为同步层和数据处理层来分别实现对帧的
基于FPGA的两路视频同步播放系统的设计与实现.rar
随着人们对影像技术需求的不断提高，多路视频图像同步播放问题应运而生。而两路视频同步视频的同步播放作为多路同步播放的基础成为了本课题的出发点。同时，基于低成本、低功耗等方面的考虑，本课题应用嵌入式系统作为实现两路视频同步播放的实现方式。在比较多种嵌入式系统实现方案之后，本课题最终将FPGA确定为系统的核心。 在确定系统实施方案之后，本文首先对整体试验平台的搭建以及系统的初始化过程作了详尽的描述。接着
基于FPGA的LDPC码的实现.rar
低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码，其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低，没有错误平层，码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前，LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域，因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上，首
基于CCSDS标准的帧同步算法研究及其FPGA实现.rar
随着航天技术的发展，载人飞船、空间站等复杂航天器对空-地或空-空之间数据传输速率的要求越来越高。在此情况下，为了提高空间通信中数据传输的可靠性，保证接收端分路系统能和发送端一致，必须要经过帧同步。对卫星基带信号处理来说，帧同步是处理的第一步也是关键的一步。只有正确帧同步才能获取正确的帧数据进行数据处理。因此，帧同步的效率，将直接影响到整个卫星基带信号处理的结果。 @@ 本设计在研究CCSDS标准及
LDPC编译码技术研究和FPGA设计.rar
低密度奇偶校验码(Low-Density Parity-Check，LDPC)是一种利用非常稀疏矩阵或者二分图定义的线性分组纠错码。LDPC码具有逼近香农限的良好性能，译码复杂度低，具有较低的错误平层。其长码性能甚至优于Turbo码，极有可能被采纳为第四代移动通信系统的纠错编码方案。LDPC码已经成为纠错编码领域的热点研究问题。 @@ 本文主要研究了LDPC码的编译码理论及其FPGA实现技术，主要
串口接收数据存入双口ram
串口接收数据后校样后存入双口ram,接收完整一帧数据后，置中断，启动串口发送。
FPGA控制DM9000A进行以太网数据收发的Verilog实现（程序、原理图、手册、文章）
<p>FPGA控制DM9000A进行以太网数据收发的Verilog实现</p><p removechild="function MyRC(arg1){var self = this;if (self.removeAttribute)self.removeAttribute("removeChild");var result = self["removeChild&qu
UART IDLE中断使用-接收不定长串口数据
<p>在串口通信应用中，我们常使用接受和发送中断。这里有个非常有用的中断可能被大家所忽略，即总线IDLE中断。当一帧数据传输结束之后，总线会维持高电平状态，此时，就可以触发MCU的IDLE中断。在本文中，将介绍使用该中断来进行不定长串口数据接收的办法。通过该中断，可以省却很多用于检测数据传输是否完成的判断动作。</p>
基于51单片机的RS485从机系统设计
<p class="MsoPlainText">
题目：基于<span>51</span>单片机的<span>RS485</span>从机系统设计<span></span>
</p>
<p class="MsoPlainText">
<span> </span>
</p>
<p class="MsoPlainText">
单片机接口资源配置：<span></span>
</p>
<
AVI文件生成源码
能将单帧数据生成AVI文件，包含generateAVI文件即可<br />
C++ Builder 串口事例 1.支持二进制数据和文本数据的收发 2.支持任意格式的数据的收发 3.支持两种数据包协议(识别每帧数据首尾的方法)
C++ Builder 串口事例
1.支持二进制数据和文本数据的收发
2.支持任意格式的数据的收发
3.支持两种数据包协议(识别每帧数据首尾的方法)