射频CMOS集成电路设
共 89 篇文章
射频CMOS集成电路设 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 89 篇文章，持续更新中。
共源共栅两级运放中两种补偿方法的比较
<div>
给出了两种应用于两级CMOS 运算放大器的密勒补偿技术的比较,用共源共栅密勒补偿技术设计出的CMOS 运放与直接密勒补偿相比,具有更大的单位增益带宽、更大的摆率和更小的信号建立时间等优点,还可以在达到相同补偿效果的情况下极大地减小版图尺寸. 通过电路级小信号等效电路的分析和仿真,对两种补偿技术进行比较,结果验证了共源共栅密勒补偿技术相对于直接密勒补偿技术的优越性.<br />
<i
数字集成电路及应用
数字集成电路及应用
宽带射频功率放大器的数字预失真技术研究
<div>
本课题主要研究对象为数字预失真技术中的功放模型的建立及数字预失真算法的研究。功放的数学模型主要分为无记忆模型和记忆模型，分析了不同模型的参数估计的方法。针对以往常见的模型反转数字预失真算法，课题分析并使用了新颖的间接学习(indirect learning)数字预失真算法，从而有效避免了无法对功放模型进行求逆的缺陷，并在此架构下仿真了不同功放模型的参数估计对于数字预失真效果的影响。针
CMOS与非门振荡器原理及应用_一_
简单振荡器
MAX4968,MAX4968A数据手册
<div>
The MAX4968/MAX4968A are 16-channel, high-linearity,high-voltage, bidirectional SPST analog switches with18I (typ) on-resistance. The devices are ideal for use inapplications requiring high-vol
BF3008 design guide
比亚迪VGA CMOS SENSOR
CMOS工艺多功能数字芯片的输出缓冲电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的
北大数字集成电路基础课件
数字电路基础课件PDF
CMOS工艺下高摆幅共源共栅偏置电路
共源共栅级放大器可提供较高的输出阻抗和减少米勒效应，在放大器领域有很多的应用。本文提出一种COMS工艺下简单的高摆幅共源共栅偏置电路，且能应用于任意电流密度。根据饱和电压和共源共栅级电流密度的定义,本文提出器件宽长比与输出电压摆幅的关系,并设计一种高摆幅的共源共栅级偏置电路。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-12