按键输入模块（key）： --可编程延时发生器（数字同步机）的前端输入模块：0－9十个数字键按键输入模块原型 --前端模块：消抖 --对i0－i9十个输入端的两点要求： --（1）输入端要保证
按键输入模块（key）： --可编程延时发生器（数字同步机）的前端输入模块：0－9十个数字键按键输入模块原型 --前端模块：消抖 --对i0－i9十个输入端的两点要求： --（1）输入端要保证...
可变模计数器技术资料
📦 资源总数：3492
💻 源代码：8942
📚 可变模计数器全部资料 (3492个)
写给小白们的FPGA入门设计实验
写给小白们的FPGA入门设计实验： 1. 写在前面的话 2 2. Lab 1 ： LCD1602 字符显示设计 3 2.1. 摘要...
写给小白们的FPGA入门设计实验
写给小白们的FPGA入门设计实验： 1. 写在前面的话 2 2. Lab 1 ： LCD1602 字符显示设计 3 2.1. 摘要...
eda课程
eda课程，包括数码管显示，可变步长计数器的编写...
用vhdl语言实现模可变计数器的设计 这是学习VHDL语言的经典例子
用vhdl语言实现模可变计数器的设计 这是学习VHDL语言的经典例子...
模可变计数器,可实现模2模8模10模16,异步清零,模可变加减计数
模可变计数器,可实现模2模8模10模16,异步清零,模可变加减计数...
一个用VerilogHDL语言编写的模6的二进制计数器
一个用VerilogHDL语言编写的模6的二进制计数器...
VHDL源代码.设计一个模为4的计数器
VHDL源代码.设计一个模为4的计数器，并在实验箱上用七段数码管显示结果...
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K...
该实验设计模60计数器
该实验设计模60计数器，并通过数码管进行显示，最后实现秒表的功能。7段数码管采用共阴极数码管，如图1所示，当某段接有高电平时该段将发光。...