压缩器
共 11 篇文章
压缩器 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 11 篇文章，持续更新中。
Protel DDB文件包压缩器
Protel DDB文件包压缩器。在使用中，DDB文件体积会越来越大，用了它立刻减肥。不用担心数据会损坏哦。
一种64位浮点乘加器的设计与实现
·摘要： 乘加操作是许多科学与工程应用中的基本操作,特别是在图形加速器和DSP等应用领域,浮点乘加器有着广泛的应用.论文针对PowerPC603e微处理器系统,基于SMIC 0.25μm 1P5M CMOS工艺,采用正向全定制的电路及版图设计方法,设计实现了一个综合使用改进Booth算法、平衡的4-2压缩器构成的Wallace树形结构、先行进位加法器的支持IEEE-754标准的64bi
基于改进4-2压缩结构的32位浮点乘法器设计
· 摘要： 本文介绍一种用于高性能DSP的32位浮点乘法器设计,通过采用改进Booth编码的树状4-2压缩器结构,提高了速度,降低了功耗,该乘法器结构规则且适合于VLSI实现,单个周期内完成一次24位整数乘或者32位浮点乘.整个设计采用Verilog HDL语言结构级描述,用0.25um单元库进行逻辑综合.完成一次乘法运算时间为24.30ns.
基于FPGA的数据实时无损压缩系统设计.rar
某些复杂环境下的动态测试系统具有测试精度高、数据量大、传输距离远、无线传输速度慢等特点，这给数据的存储与传输造成很大的困难，采用硬件进行实时无损压缩就成为必要。本研究课题就是在这一背景下提出的。 本文设计了一种基于FPGA的数据实时无损压缩系统，算法采用LZW算法。首先通过对比分析常用数据无损压缩算法的特点得出LZW算法在实时性、实现复杂度、所需的存储容量、算法的压缩效果和适用的场合方面都有不错的
基于FPGA/CPLD实现的FFT算法与仿真分析
可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域，与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够方便地实现系统的集成与功能扩展。 FFT的硬件结构主要包括蝶形处理器、存储单元、地址生成单元与控制单元。本文提出的算法在蝶形处理器内引入流水线结构，提高
作者:Analog Devices,Inc 平台：ADSP21xx 编程语言：ASM 说明：ADSP21xx用AD的16位定点DSP作音频压缩器性价比不错
作者:Analog Devices,Inc
平台：ADSP21xx
编程语言：ASM
说明：ADSP21xx用AD的16位定点DSP作音频压缩器性价比不错
BP算法的神经网络的源代码
BP算法的神经网络的源代码， 可以根据向量建立网络，网络的训练结果和初始结构可以用ＸＭＬ保存和载入。
其中 Compressor/TrainerWithDiagram.class ， 是一个用于演示的训练器， 产生制定范围内的数，生成随即样本， 并训练。
MainClass.class ， 指一个数据压缩器的启动界面。
本来是用来做压缩的， 后来查到有人申请了专利， 我又没有时间
用AD的16位定点DSP作音频压缩器
用AD的16位定点DSP作音频压缩器
很好的照片压缩器,可以批量压缩照片
很好的照片压缩器,可以批量压缩照片，并设置压缩参数。
三晶S350变频器在空气压缩器节能改造的应用
空气压缩机是一种利用电动机将气体在压缩腔内进行压缩并使压缩的气体具有一定压力的设备。在工业生产中有着及其广泛的应用，在各种行业中它担负着为工厂中所有气动元件，各种气动阀门提供气源的职责。因此，空压机运行状况的好坏直接影响工厂的生产工艺。空压机的的种类很多（主要分为螺杆式，活塞式，其中螺杆式应用最广），但其供气的控制方式都是采用加、卸载的方式。<BR style="mso-special-chara
基于FPGA/CPLD实现的FFT算法与仿真分析
可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域，与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够方便地实现系统的集成与功能扩展。 FFT的硬件结构主要包括蝶形处理器、存储单元、地址生成单元与控制单元。本文提出的算法在蝶形处理器内引入流水线结构，提高