单路输出
共 172 篇文章
单路输出 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 172 篇文章，持续更新中。
高增益低功耗恒跨导轨到轨CMOS运放设计
<span id="LbZY">基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕度为63
西门子S7-200 CPU PID控制图解
<p>
PID控制器由比例单元(P)、积分单元(I)和微分单元(D)组成。其输入e (t)与输出u (t)的关系为 u(t)=kp[e(t)+1/TI∫e(t)dt+TD*de(t)/dt] 式中积分的上下限分别是0和t</p>
<p>
因此它的传递函数为：G(s)=U(s)/E(s)=kp[1+1/(TI*s)+TD*s]</p>
<p>
其中kp为比例系数; TI为积分时间常数;
E54显示器整机线路分析
经整流桥整流出的直流电压 110V，由D906 整流，经R911，R912 后，再由C911 滤波，到UC3842 的⑦脚，当⑦脚，当⑦脚电压在16V-34V 之间时，UC3842 开始工作，此时⑧脚有了5V 的基准电压，⑥脚输出脉冲，使开关管Q901 导通，此时，变压器初级线圈（4-6）有电流产生，产生感应电动势，根据互感原理，初级线圈（1-2）也产生感应电压，经R913，D910 整流C911
运算放大器中的虚断虚短应用
<P> 虚短和虚断的概念</P>
<P> 由于运放的电压放大倍数很大，一般通用型运算放大器的开环电压放大倍数都在80 dB以上。而运放的输出电压是有限的，一般在 10 V～14 V。因此运放的差模输入电压不足1 mV，两输入端近似等电位，相当于 “短路”。开环电压放大倍数越大，两输入端的电位越接近相等。</P>
<P> “虚短”是指在分析运算放大器处于线性状态时，可把两输入端视为等电位，这一
波形及序列信号发生器设计
设计由555、移位寄存器、D/A转换器、PLD等器件构成的多路序列信号输出和阶梯波输出的发生器电路，重点学习555、D/A转换器及可编程逻辑器件的原理及应用方法。用Proteus软件仿真；实验测试技术指标及功能、绘制信号波形。
超高频窄带单级低噪声放大器的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">文中介绍了一款超高频窄带低噪声放大器电路，该电路结构小巧（20 mm ×13 mm ，厚度为0.6 mm），功能
凌力尔特工业信号链路
<div>
Industrial systems demand semiconductors that are precise, flexibleand reliable. Linear Technology offers a broad line of high performanceanalog ICs that simplify system design with rugged devi
10 GHz介质振荡器的设计
<span id="LbZY">介绍了介质振荡器的理论和设计方法，选择并联反馈式结构，设计了一个工作频点为10 GHz的介质振荡器。为了提高振荡器的输出功率，同时改善相位噪声，本文对传统电路结构进行改进，采用了二级放大的方式，提高了有源网络的增益，降低了介质谐振器与微带线的耦合度，达到了预期目标。结果表明，本文的理论分析是正确的，设计方案是可行的。<br />
<img alt="" src="h
L波段捷变频收发前端设计仿真
<span id="LbZY">针对应用于信息战的数据链而言，L波段收发前端是其关键部件之一。本文介绍了一种基于DDS的捷变频收发前端的理论分析、设计思路和基本构成。从接收链路、发射链路以及捷变频本振等方面进行分析，并给出仿真结果。该组件具有低噪声、高密度、捷变频等特点。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-13030416
使用负输入电压的单电源全差动放大器驱动ADC
<div>
单端双极输入信号的推荐电路如图 1 所示。Vs+ 是放大器的电源；负电源输入接地。VIN 为输入信号源，其表现为一个在接地电位（±0 V）附近摆动的接地参考信号，从而形成一个双极信号。RG 和 RF 为放大器的主增益设置电阻。VOUT+和 VOUT- 为 ADC 的差动输出信号。它们的相位差为 180o，并且电平转换为VOCM。<br />
<br />
<img
AN-741鲜为人知的相位噪声特性
<p>
</p>
<div>
关于相位噪声专题的信息有很多，包括相位噪声特性1、相位噪声测量方法2以及它对系统性能的影响3。众所周知，振荡器和时钟的相位噪声已成为导致现代无线电系统性能降低的因素之一。然而，大多数传统相位噪声分析仅将重点放在单载波无线电系统中正弦波信号的降低，而相位噪声对多载波接收机、宽带系统或数字无线电的影响则很少涉及。本应用笔记将讨论一些与数据采样系统相位噪声有
基于FPGA和虚拟仪器的DDS信号发生器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">将虚拟仪器技术同FPGA技术结合，设计了一个频率可控的DDS任意波形信号发生器。在阐述直接数字频率合成技术的工作原理、电路构成的基础上，分别介绍了上位机
一种具有自动纠错功能的FIR滤波器研究
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">提出了一种有效实现自动纠错功能FIR数字滤波器技术，该技术采用2种不同架构的标准滤波器通过并行操作来完成。任一滤波器软错误的发生就会引起两个滤波器输出不匹
MT-013 评估高速DAC性能
ADC需要FFT处理器来评估频谱纯度，DAC则不同，利用传统的模拟频谱分析仪就能直接 研究它所产生的模拟输出。DAC评估的挑战在于要产生从单音正弦波到复杂宽带CDMA信 号的各种数字输入。数字正弦波可以利用直接数字频率合成技术来产生，但更复杂的数字 信号则需要利用更精密、更昂贵的字发生器来产生。 评估高速DAC时，最重要的交流性能指标包括：建立时间、毛刺脉冲面积、失真、无杂散 动态范围(SFDR)
可编程双路12位DA转换器TLC5618在工业仪表中的应用
很不错的东西， 分享给大家
CMOS模拟开关工作原理
<P class=MsoNormal style="BACKGROUND: white; MARGIN: 0cm 0cm 0pt; TEXT-ALIGN: left; mso-pagination: widow-orphan" align=left><FONT size=3>开关在电路中起接通信号或断开信号的作用。最常见的可控开关是继电器，当给驱动继电器的驱动电路加高电平或低电平时，继电器就吸合或
256级DA驱动的调光计算(电阻系列化)
采用单片机的8位输出口，每个输出口接入1只电阻，其阻值为2n次方，由单片机8位数据控制电阻是否接入(并联)，此电阻接入比较器并控制可控硅导通角，实现数字控制的调光。本软件是由8位数据对总电阻的计算。该技术还可应用于数控的模拟负载电路、电压输出等电路中。
20路单个依次流水灯电路图设计
通过NE555的巧妙使用，构成的以NE555和CD40017为一体的二十路流水灯
ADV7511 HDCP 1.1使能_禁用选项
<div>
ADV7511 HDMI®发送器支持HDCP 1.1特性；然而，业界对如何正确实现HDCP 1.1的某些特性，特别是增强链路验证(Pj校验)，存在一些误解。由于对实现方法存在不同的解释，ADI公司给ADV7511增加了一个HDCP 1.1特性禁用选项。版本ID(主寄存器映射的寄存器0x00) 为0x14的ADV7511器件提供此选项。在以前版本的ADV7511中，如果接收器在