数字电子钟的设计 (二十四小时六十分钟六十秒)
数字电子钟的设计 (二十四小时六十分钟六十秒)...
数字电子钟的设计 (二十四小时六十分钟六十秒)...
Embedded VC “是男人就挺过二十秒”源代码...
60秒秒表设计,可暂停和分段计数等,所有功能是利用verilog HDL来描述,最后下载到CPLD/FPGA才能运行。...
一个简单的8254计时的小实验,每个六十秒刷新一次...
秒表的逻辑结构比较简单,它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲,除此之外,整个秒表还需要一个启动信号和一个归零信...
用Verilog HDL编写的秒表设计,可以实现百分之一秒,十分之一秒,秒,十秒等功能。...
通过单片机构成99秒秒表的程序,实现从00计时到99。...
利用加速度传感器实现汽车黑盒子的系统设计参考方案,汽车黑盒子记录了汽车相撞前的前十秒和后十秒的加速度信息,目的是为了给事后分析提供依据,现在外国的一些汽车厂商都要求装有此设备,文档包含了硬件原理图和实...
pocket pc小游戏源码,是男人就挺二十秒...
微机接口的课程设计,交通灯,要求是红灯亮十五秒,闪烁五秒,然后绿灯亮二十秒,闪烁五秒,不断循环,可以暂停和开始...