主存储器
共 18 篇文章
主存储器 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 18 篇文章，持续更新中。
存储器.ppt
<P>4.2 主存储器<BR>4.3 高速缓冲存储器<BR>4.4 辅助存储器</P>
<P>主存的基本组成<BR>
MIPS32指令集兼容的CPU模拟器设计
描述一个与MIPS32指令集兼容的CPU模拟器设计方案，该方案用C语言描述处理器的硬件行为，模拟CPU指令的执行过程，实现MIPS32除浮点运算指令以外的所有指令，有大小可配的主存储器、指令和数据统一
stm32f407的FLASH模拟EEPROM实验
<p>花了几天研究stm32f407的FLASH模拟EEPROM，终于调试成功，现在分享一下源码：</p><p>STM32F4的闪存模块由：主存储器、系统存储器、OPT区域和选项字节等4部分组成。</p><p>主存储器，该部分用来存放代码和数据常数（如const类型的数据）。分为12个扇区，前4个扇区为16KB大小，然后扇区4是64KB大小，扇区5~11是128K大小，不同容量的STM32F4，拥
主存储器空间的分配和收回,这是一个横好的c语言算法
主存储器空间的分配和收回,这是一个横好的c语言算法
这是调用SLE4442卡汇编程序（SSLE4.ASM）的C51程序, */ /* 文件名为CALLSEL4.C 。 */ /* 功能: 将地址为f0h和f1h主存储器内容读出
这是调用SLE4442卡汇编程序（SSLE4.ASM）的C51程序, */
/* 文件名为CALLSEL4.C 。 */
/* 功能: 将地址为f0h和f1h主存储器内容读出，看其是否大于300，若大于*/
/* 300，则把读出值减去300，再置入地址为f0h和f1h主存储器中去。*/
/* 若不大于 300，给出报警标志kc1=1。要写存储器,首先必须校验 */
/* 密码,密码校验
实现加法在计算机系统中
实现加法在计算机系统中，为了提高主存利用率，往往把辅助存储器（如磁盘）作为主存储器的扩充，使多道运行的作业的全部逻辑地址空间总和可以超出主存的绝对地址空间。
在计算机系统中
在计算机系统中，为了提高主存利用率，往往把辅助存储器（如磁盘）作为主存储器的扩充，使多道运行的作业的全部逻辑地址空间总和可以超出主存的绝对地址空间。
1、按优先权调度算法
1、按优先权调度算法，实现处理器调度。
2、主存储器空间的分配和回收
在可变分区管理方式下，采用最先适应算法实现主存空间的分配和回收。
在计算机系统中
在计算机系统中，为了提高主存利用率，往往把辅助存储器（如磁盘）作为主存储器的扩充，使多道运行的作业的全部逻辑地址空间总和可以超出主存的绝对地址空间。用这种办法扩充的主存储器称为虚拟存储器。通过本实习帮助同学理解在分页式存储管理中怎样实现虚拟存储器。
存储器技术.doc
<P>存储器技术.doc</P>
<P style="TEXT-ALIGN: center" align=center><FONT size=3><FONT face=宋体>计算机的主存储器（Main Memory），又称为内部存储器，简称为内存。内存实质上是一组或多组具备数据输入输出和数据存储功能的集成电路。内存的主要作用是用来存放计算机系统执行时所需要的数据，存放各种输入、输出数据和中间计算结
主存储器空间的分配和回收。 在可变分区管理方式下
主存储器空间的分配和回收。
在可变分区管理方式下，采用最先适应算法实现主存空间的分配和回收。
计算机系统不仅要有足够容量、存储速度高、稳定可靠的主存储器，而且要能合理的分配和使用者且存储空间。主存的分配和回收的实现是与主存储器的管理方式有关的。本实验有助于了解在不同的存储管理方式下，应怎样实现主存空间的分配和回收。
一个好的计算机系统不仅要有一个足够容量的、存取速度高的、稳定可靠的主存储器
一个好的计算机系统不仅要有一个足够容量的、存取速度高的、稳定可靠的主存储器，而且要能合理地分配和使用这些存储空间。当用户提出申请存储器空间时，存储管理必须根据申请者的要求，按一定的策略分析主存空间的使用情况，找出足够的空闲区域分配给申请者。
操作系统实验 主存储器的空间分配和空闲回收
操作系统实验 主存储器的空间分配和空闲回收
在分页式管理方式下采用位示图来表示主存分配情况
在分页式管理方式下采用位示图来表示主存分配情况，实现主存空间的分配和回收。
一个好的计算机系统不仅要有一个足够容量的、存取速度高的、稳定可靠的主存储器，而且要能合理地分配和使用这些存储空间
主存的分配和回收的实现与主存储器的管理方式有关的
主存的分配和回收的实现与主存储器的管理方式有关的，通过本实验帮助学生理解在可变分区管理方式下应怎样实现主存空间的分配和回收。
针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA)
针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。
计算机组成原理实验指导
<P>前言</P>
<P>为了配合《计算机组成原理》课程的教学工作，使学生能够顺利完成相应课程所要求的实验内容，编写此实验指导书。<BR>本实验指导书适合于开设《计算机组成原理》及其相关课程的本专科学生使用。在进行课程实验时，实验指导教师可以针对不同的教学要求，根据具体情况对相关实验内容进行选择。<BR>本书共分为三个部分组成，学生做实验之前必须认真阅读第一部分，了解TEC-2实验系统联机指南及实
基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究
针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。