一边
共 49 篇文章
一边 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 49 篇文章，持续更新中。
matlab遗传算法工具箱
matlab遗传算法的工具箱应用。可以一边学习，一边编写遗传代码，可以用于优化仿真参数。
C语言写的电脑定时关机
c语言写的定时器关机程序，适合懒人，一边睡觉，一边听歌。
xml解析之SAX
主要讲解资源解析方式之一Sax
SAX（simple API for XML）是一种XML解析的替代方法。相比于DOM，SAX是一种速度更快，更有效的方法。它逐行扫描文档，一边扫描一边解析。而且相比于DOM，SAX可以在解析文档的任意时刻停止解析，但任何事物都有其相反的一面，对于SAX来说就是操作复杂。
ADC-usart-avr16
只传一边的通信。控制PWM工作。这个还不知道怎么写。哦。是用的通信用专用晶振。
单片机原理及课后习题答案
本科生大学课本单片机原理参考答案，可以一边参考一边学习单片机
ARM-LINUX交叉编译环境
一步 教你搭建ARM-LINUX交叉编译环境，本人一边做一边写的，每一步都没问题
可将信号传送至隔离边界另一边的反馈技术
功率转换器基本上可分为隔离式及非隔离式两大类型。这两类转换器的主要分别在于输入功率接地与输出功率接地之间是否隔离。实际上，许多应用都规定接地之间必须隔离.
VBfromentrytopractice
VB从入门到实践。很适合vb的入门者。一边学一边做，更快掌握。-VB from entry to practice. Vb is very suitable for beginners. Side w
PC817光耦的作用和工作原理
光耦(全称：光电耦合器)的主要作用就是隔离作用，如信号隔离或光电的隔离。隔离能起到保护的作用，如一边是微处理器控制电路，另一边是高电压执行端，如市电启动的电机，电灯等等，就可以用光耦隔离开。当两个不同的型号的光耦只有负载电流不同时，可以用大的负载电流的光耦代替小负载电流的光耦。
基于模型的设计-MCU篇 514页 44.4M 高清书签版
基于模型的设计-MCU篇 514页 44.4M 高清书签版
《基于模型的设计:MCU篇》采用了先进的产品开发思想一一基于模型设计的方法，并以MATLAB R2010b为软件平台。让工程师在可视化的MATLAB统一开发环境中，一边进行需求分析、算法研究、模型与需求分析的双向跟踪、模型验证与优化；另一边进行自动生成C代码的软件在环测试、处理器在环测试、代码的有效性分析、代码与模型的双向跟踪、代码
Python编程实例分享
<p>Python编程实例，有一本书很重要，但是一边看书一边练习实例，才能更快的复习并加深对python的掌握。</p>
实战AVR单片机C语言.
<p>在本教程当中，所有的程序都是以GCCAVR来编写，而且全部利用硬件调试通过，在没有特殊指明的情况下使用内部1M晶振。本教程的全部硬件实验都是以分立元件为主。因为：第一、学习板的硬件电路已经固定好了，从而限制了你的逻辑思维，相对来讲分立元件则非常灵活：</p><p>第二、当你学习完一款单片机之后只要更换另外一款单片机芯片就可以继续学习，其它的外围元件可以完全兼容；第三、学习过程中全部电路都是由
创龙TMS320F2837xD技术参考手册-第2章第14节：寄存器
<p> 由创龙工程师联合一众电子开发爱好者联合翻译的最新TMS320F2837xD中文翻译数据手册现在可以下载了。再也不用打开着某某翻译词典，一边翻译，一边忍受着非专业的词汇的痛苦了。</p><p> 主要围绕TL2837x-EasyEVM是一款基于创龙SOM-TL2837x核心板所设计的高端单/双核浮点开发
创龙TMS320F2837xD技术参考手册-第3-4章：ROM代码及外设启动与直接内存访问(DMA)
<p>由创龙工程师联合一众电子开发爱好者联合翻译的最新TMS320F2837xD中文翻译数据手册现在可以下载了。再也不用打开着某某翻译词典，一边翻译，一边忍受着非专业的词汇的痛苦了。</p><p>主要围绕TL2837x-EasyEVM是一款基于创龙SOM-TL2837x核心板所设计的高端单/双核浮点开发板，它为用户提供了SOM-TL2837x核心板的测试平台，用于快速评估SOM-TL2837x核心
FreeRTOS+内核实现与应用开发实战，基于STM32
<p>本书是首本系统讲解 FreeRTOS 的中文书籍，共分为两个部分， 第一部分为“从 0 到 1<br/>教你写 FreeRTOS 内核”，即重点讲解 FreeRTOS 的原理实现，从 0 开始，不断迭代，教你<br/>怎么把 FreeRTOS 的内核写出来，让你彻底学会任务是如何定义的，系统是如何调度的<br/>（包括底层的汇编代码讲解） ，多优先级是如何实现的等等操作系统最深层次的知识。
VerilogHDL那些事儿——整合篇
<p>笔者详细的谈论许多在整合里会出现的微妙思路，如：如何<br/>把计数器/定时器整合在某个步骤里，从何提升模块解读性和扩展性。此外，在整合篇<br/>还有一个重要的讨论，那就是 for，while 和 do ... while 等循环。这些都是一些顺<br/>序语言的佼佼者，可是在 Verilog HDL 语言里它们就黯然失色。</p><p>整合篇所讨论的内容不单是循环而已，整合篇的第二个重点
FPGA那些事儿--TimeQuest静态时序分析REV7.0
<p>FPGA那些事儿--TimeQuest静态时序分析REV7.0，FPGA开发必备技术资料--262页。</p><p><br/></p><p>前言</p><p>这是笔者用两年构思准备一年之久的笔记，其实这也是笔者的另一种挑战。写《工具篇</p><p>I》不像写《Verilog HDL 那些事儿》系列的笔记一样，只要针对原理和HDL 内容作出</p><p>解释即可，虽然《Verilog HDL
这是匈牙利的一个可视化电路仿真软件
这是匈牙利的一个可视化电路仿真软件，一边是三维仿真元件，连接后另一边电路图自动绘出，按启动
按钮电路开始仿真运行。
差分方程求解 实验步骤： 主界面下进入实验五的“差分方程求解”子系统,输入希望看到的输出样点数 输入差分方程系数向量 输入顺序为：
差分方程求解
实验步骤：
主界面下进入实验五的“差分方程求解”子系统,输入希望看到的输出样点数
输入差分方程系数向量
输入顺序为：，。其中 N+1 为差分方程两边系数最大数目，如果有一边输入系数个数小于 N+1，将按不足系数为零计算。
输入系统初始状态向量
输入顺序为
鼠标单击确定按钮，以数值和图形两种方式显示单位冲激响应和输出响应
3） 确定差分方程形式：y(k)-y(k
JSON(JavaScript Object Notation) 是一种轻量级的数据交换格式。易于人阅读和编写。同时也易于机器解析和生成。它基于JavaScript（Standard ECMA-262
JSON(JavaScript Object Notation) 是一种轻量级的数据交换格式。易于人阅读和编写。同时也易于机器解析和生成。它基于JavaScript（Standard ECMA-262 3rd Edition - December 1999）的一个子集。 JSON采用完全独立于语言的文本格式，但是也使用了类似于C语言家族的习惯（包括C, C++, C#, Java, JavaScr