找到约 1,933 条结果
www.eeworm.com
在控制系统构成上，以Altera的Cyclone系列FPGA为核心部件，应用QuartusⅡ图形输入与Verilog：HDL相结合进行FPGA设计；以K型热电偶为测温传感器、SBWR温度变送器为变送模块
2023-09-29 22:40:02
下载 8
查看 6,118
www.eeworm.com
应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线
2023-10-02 14:20:01
下载 5
查看 4,659
www.eeworm.com
(2)用Verilog HDL语言实现了CCSDS编码器，实现了CCSDS编码器较完整的功能，详细介绍了位平面编码实现部分。该编码器支持图像的有损和无损压缩，支持码率和图像质量可调。
2023-10-02 14:40:02
下载 7
查看 7,692
www.eeworm.com
对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，利用DSPBuilder中的Signalcompiler将Chen-Mobius多路通信系统的主体模块(函数及积分器的产生等)转化成HDL
2023-10-02 18:50:01
下载 3
查看 5,694
www.eeworm.com
FPGA电路逻辑关系清晰，芯片时延小、速度快，且可用VHDL或Veilog HDL描述其内部逻辑电路，便于修改和升级。如果在高速数据采集系统中采用FPGA控制器，将极大地提高系统的稳定性和可靠性。
2023-10-04 14:10:01
下载 7
查看 1,856
www.eeworm.com
最后，使用FPGA和硬件描述语言Verilog HDL开发出了MVB一类设备。
2023-10-04 19:10:01
下载 7
查看 1,589
www.eeworm.com
运用HDL语言程序实现了本文提出的电路结构，在EDA工具中进行了综合，生成了RTL级电路，并且进行了综合后仿真。仿真结果表明设计完全正确，并且得到了很好的性能。
2023-10-05 19:50:02
下载 5
查看 1,145
www.eeworm.com
本项目完成了DVB-H传输系统信道编码的FPGA硬件设计和实现，系统所有FPGA硬件电路设计采用了Veillog HDL语言编写。
2023-10-07 20:10:02
下载 9
查看 3,667
www.eeworm.com
本项目完成了DVB-H传输系统信道编码的FPGA硬件设计和实现，系统所有FPGA硬件电路设计采用了Veillog HDL语言编写。
2023-12-29 09:40:01
下载 2
查看 8,669
www.eeworm.com
运用HDL语言程序实现了本文提出的电路结构，在EDA工具中进行了综合，生成了RTL级电路，并且进行了综合后仿真。仿真结果表明设计完全正确，并且得到了很好的性能。
2024-03-04 18:10:01
下载 6
查看 1,002
www.eeworm.com
最后，使用FPGA和硬件描述语言Verilog HDL开发出了MVB一类设备。
2024-04-06 17:40:01
下载 7
查看 674
www.eeworm.com
对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，利用DSPBuilder中的Signalcompiler将Chen-Mobius多路通信系统的主体模块(函数及积分器的产生等)转化成HDL
2024-05-06 12:20:01
下载 9
查看 2,193
www.eeworm.com
(2)用Verilog HDL语言实现了CCSDS编码器，实现了CCSDS编码器较完整的功能，详细介绍了位平面编码实现部分。该编码器支持图像的有损和无损压缩，支持码率和图像质量可调。
2024-05-06 13:20:01
下载 9
查看 4,616
www.eeworm.com
而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。
2024-05-28 03:30:01
下载 5
查看 5,336
www.eeworm.com
收发系统均是在Ouartus Ⅱ 8．0环境下，通过编写Verilog HDL代码和调用Altera IP core加以实现。
2013-04-24 16:38:21
下载 178
查看 1,205
www.eeworm.com
技术应用于位置测量可以实现高精度和非接触测量的要求；运用FPGA实现CCD芯片的驱动具有速度快、稳定高等优点：模数转换之后的数据没有采用专用存储芯片进行存储，而采用FPGA硬件开发平台和Verilog HDL
2013-06-08 04:40:01
下载 74
查看 1,144
www.eeworm.com
本文整个的设计均使用Verilog HDL硬件描述语言进行RTL级代码的编写，并通过VCS软件进行功能仿真，使用Verdi软件对仿真波形进行检查以及代码优化。
2023-09-13 10:10:01
下载 10
查看 3,370
www.eeworm.com
收发系统均是在Ouartus Ⅱ 8．0环境下，通过编写Verilog HDL代码和调用Altera IP core加以实现。
2023-09-26 21:20:01
下载 1
查看 2,957
www.eeworm.com
设计选取了Verilog HDL 作为硬件描述语言，利用Xilinx公司的ISE 开发平台，通过使用手工编写Verilog 程序与部分调用IP Core 相结合的方法，最终完成802.11b协议各个模块的设计
2023-09-27 02:20:01
下载 2
查看 7,680
www.eeworm.com
对以上设计，采用Verilog HDL语言实现它们的RTL级的设计，并且在Modelsim环境下建立测试平台，完成了仿真验证。
2023-09-29 01:00:01
下载 3
查看 1,511