找到约 2,168 条结果
www.eeworm.com
SPI是什么样的？
首先让我们来看看两个芯片之间的S P 1接口是如何连接的。
在两个芯片时间通讯时，SPl需要4条连线。
2022-06-26 03:50:02
下载 2
查看 8,590
www.eeworm.com
虽然现在PCB制造的工艺8mil已经不是什么问题，但我还是保险一直使用10mil。
2022-08-25 02:00:02
下载 3
查看 6,012
www.eeworm.com
很多人都不了解是什么小编这边先插一句带大家来了解下PCB打样就是指印制电路板在批量生产前的试产，主要应用为电子工程师在设计好电路，并完成PCB之后，向工厂进行小批量试产的过程，即为PCB打样。
2022-09-05 14:20:01
下载 9
查看 8,942
www.eeworm.com
偶的电脑光驱坏了，所以
也读不出光盘里有什么东西，所以只能到处瞎摸，还是 ourdev 论坛好，嘿嘿，仔细看了几
个帖子，总算明白大概是什么样的开发环境了。
2022-09-14 09:10:02
下载 1
查看 9,156
www.eeworm.com
针对这一需求，本论文采用自项向下的设计方法对PCI总线从设备控制器的设计与实现进行了研究，对PCI总线协议做了深刻的分析，完成了PCI总线目标设备控制器的设计，采用Verilog HDL对其进行了RTL
2013-06-07 00:00:01
下载 143
查看 1,102
www.eeworm.com
针对这一需求，本论文采用自项向下的设计方法对PCI总线从设备控制器的设计与实现进行了研究，对PCI总线协议做了深刻的分析，完成了PCI总线目标设备控制器的设计，采用Verilog HDL对其进行了RTL
2023-10-04 04:30:01
下载 5
查看 4,223
www.eeworm.com
针对这一需求，本论文采用自项向下的设计方法对PCI总线从设备控制器的设计与实现进行了研究，对PCI总线协议做了深刻的分析，完成了PCI总线目标设备控制器的设计，采用Verilog HDL对其进行了RTL
2024-01-18 08:20:01
下载 8
查看 1,430
www.eeworm.com
然而，长范围浏览不能显示雾下面是什么。但短浏览可以显示什么在雾下面。雾会漂流，扩张，或者缩短在运行中。
10. 车子将在每个格子决定它的下一步怎么走。
2013-12-28 02:22:01
下载 46
查看 1,081
www.eeworm.com
因为抽象父类Connector类的静态方法getInstance()具体判断当前操作系统是什么平台，采用简单的工厂模式，返回相应平台的子类对象，如OSXConnector.
2014-11-28 00:14:02
下载 72
查看 1,122
www.eeworm.com
设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000
2013-04-24 16:38:23
下载 169
查看 1,115
www.eeworm.com
最后，在Quartus Ⅱ 6.0平台上，完成模拟器中脉冲压缩等信号处理部分基于Verilog HDL 语言的软件设计及功能、时序仿真，并完成了相关硬件的设计。
2013-07-13 12:10:01
下载 145
查看 1,154
www.eeworm.com
第三部分为数字集成电路的设计工具使用教程，分别介绍了用Matlab进行系统级验证、用ModelSim和NC-Verilog进行HDL描述和仿真、用Xilinx ISE进行EPGA验证设计、用Synopsys
2022-07-16 19:20:01
下载 6
查看 1,121
www.eeworm.com
本书全面讲解了FPGA系统设计的背景知识、硬件电路设计，硬件描述语言Verilog HDL的基本语法和常用语句，FPGA的开发工具软件的使用，基于FPGA的软核嵌入式系统，FPGA设计的基本原则、技巧、
2022-09-08 17:00:02
下载 5
查看 9,515
www.eeworm.com
本书全面讲解了FPGA系统设计的背景知识、硬件电路设计，硬件描述语言Verilog HDL的基本语法和常用语句，FPGA的开发工具软件的使用，基于FPGA的软核嵌入式系统，FPGA设计的基本原则、技巧、
2022-09-08 17:10:02
下载 7
查看 1,840
www.eeworm.com
设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000
2023-06-13 06:10:41
下载 9
查看 3,004
www.eeworm.com
最后，在Quartus Ⅱ 6.0平台上，完成模拟器中脉冲压缩等信号处理部分基于Verilog HDL 语言的软件设计及功能、时序仿真，并完成了相关硬件的设计。
2023-10-03 15:30:01
下载 1
查看 4,163
www.eeworm.com
设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000
2023-10-10 06:30:01
下载 6
查看 8,808
www.eeworm.com
针对fpga，采用verilog hdl语言，实现了运动控制芯片功能，主要对矢量控制算法，速度和位置采样模块，电流采样模块，空间矢量脉宽调制模块和pi控制算法的数字结构进行了研究。
2023-12-14 08:10:01
下载 9
查看 7,749
www.eeworm.com
在设计逻辑分析装置硬件部分时,采用基于平台SoC设计思路和可测试性方法,结合EDA技术用自上而下的设计思想将硬件部分的采样电路、存储电路、频率生成电路、指令识别电路、触发电路和控制电路等模块设计成为用Verilog HDL
2024-01-15 01:30:01
下载 4
查看 555
www.eeworm.com
最后，在Quartus Ⅱ 6.0平台上，完成模拟器中脉冲压缩等信号处理部分基于Verilog HDL 语言的软件设计及功能、时序仿真，并完成了相关硬件的设计。
2024-03-31 18:30:02
下载 2
查看 5,964