找到约 2,168 条结果
www.eeworm.com
第1章Python简介
本章主要讲解在开始学习Python之前，所需要了解到的Python的一些基本概念，包括Python是什么，Python的特点和常见的用途，以及Python
2022-07-20 05:00:02
下载 7
查看 8,043
www.eeworm.com
秒针的分辨率是秒，眼睛
反应快的，通过秒针在秒间的空格，我们甚至能分辨至约0.3秒，这是三针式机
械指针手表都可以做到的；而精度是什么
2022-08-16 04:00:02
下载 10
查看 1,159
www.eeworm.com
但
是什么时候能心潮澎湃地、相当着急地开始学STM32？日子在一天
一天过去！你开始行动了吗？没有行动的思索，永远都不可能入门！把这些时间
用来看书吧，效果能好一万倍。
2022-09-22 09:40:01
下载 9
查看 2,369
www.eeworm.com
其中相当一部分负荷具有非线性或具有时变特性,使电网中暂态冲击、无功功率、高次谐波及三相不平衡问题日趋严重,给电网的供电质量造成严重的污染和损耗.因此,对电力系统进行谐波抑制和无功补偿,提高电网供电质量变得十分重要.电力有源滤波器(Active
2013-04-24 16:38:17
下载 46
查看 1,204
www.eeworm.com
在众多的编写环境中，Microsoft Active Server Pages(ASP)以其强大的技术力量背景及容易掌握的语言环境迅速占领了大片市场、获得了众多网页设计人员的青睐。
2013-12-30 10:39:09
下载 38
查看 1,051
www.eeworm.com
Bluetooth subsystem
3 Cystal oscillator
4 System powerstates (Idel,Active
2022-06-12 19:00:02
下载 7
查看 8,337
www.eeworm.com
实现HSMS-SS（High-Speed SECS Message Services Single-Session Mode）
Active 模式下的HSMS消息的逻辑处理、发送与接收以及超时处理
2023-09-01 06:20:01
下载 9
查看 177
www.eeworm.com
他们的问题和关注点是什么？他们的担心是什么？他
们自己的要求，他们的行业或者国家的要求是什么？
2022-02-28 00:30:01
下载 9
查看 1,820
www.eeworm.com
本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。
2013-07-09 15:40:01
下载 107
查看 1,121
www.eeworm.com
本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。
2013-06-13 23:30:02
下载 199
查看 1,100
www.eeworm.com
夏宇闻老师为VERILOG设计方法在中国的推广和应用做了大量工作，曾编写和翻译的著作有《Verilog 数字系统设计教程》、《Verilog HDL 数字设计与综合》、《SystemVerilog 验证方法学
2015-10-22 09:09:33
下载 1
查看 74
www.eeworm.com
VHDL是数字电路设计中常用的硬件描述语言（HDL）之一。VHDL代表VHSIC硬件描述语言。反过来，VHSIC代表超高速集成电路。
2022-09-09 18:40:02
下载 1
查看 9,346
www.eeworm.com
本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。
2023-10-02 09:20:01
下载 4
查看 1,220
www.eeworm.com
在对内交织和解内交织各个子模块进行C语言和MATLA8算法仿真的基础上，完成了内交织和解内交织总模块的FPGA设计，系统所有的硬件电路设计都采用了Verilog HDL语言编写。
2023-10-11 20:30:02
下载 2
查看 1,935
www.eeworm.com
在对内交织和解内交织各个子模块进行C语言和MATLA8算法仿真的基础上，完成了内交织和解内交织总模块的FPGA设计，系统所有的硬件电路设计都采用了Verilog HDL语言编写。
2023-12-29 10:40:01
下载 3
查看 5,459
www.eeworm.com
即利用信号脉冲头部的编码和信号脉冲的幅值特征来得到信号的粗同步,然后再利用最佳采样的原则寻找精确位同步点,为了提高同步精度,在寻找位同步点时还使用了长时段统计和内插恢复的技术.本论文对精同步判模块和决模块算法设计、实现以及系统的验证过程进行了较深入的论述.通过HDL
2024-01-24 14:00:02
下载 6
查看 7,083
www.eeworm.com
提出了用FPGA方式来实现抄表器的ASIC设计.根据抄表器所需实现的表计脉冲数据采集、计量数据的分时段管理、显示控制、数据存储及通讯管理、远程控制的管理等功能,结合现有的一些技术规范,用Verilog HDL
2024-01-26 07:10:01
下载 2
查看 7,608
www.eeworm.com
本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。
2024-04-15 11:20:02
下载 4
查看 3,448
www.eeworm.com
内核模块到底是什么？模块是可以根据需要加载和卸载的代码段。它们扩展了内核的功能，而无需重新引导系统。例如。
2022-03-30 12:00:01
下载 5
查看 5,628
www.eeworm.com
第一章 RFID基础知识简介
1.1 RFID的定义
RFID是什么？
2022-06-22 04:50:02
下载 9
查看 3,366