找到约 2,470 条结果
www.eeworm.com
一个幼儿教师，一个合格的幼儿教师，首先要具备的是什么？可能有人会说：是扎实的基本功，是爱。这些我都赞同，但我觉得最应该具备的是强烈的责任心，责任感，没有强烈的责任感，责任心，一切都无从谈起。
2025-05-16 03:10:01
下载 2
查看 4,893
www.eeworm.com
本文的研究工作主要是围绕基于Xilinx公司Virtex-ⅡPro系列FPGA的浮点FFT运算单元的设计和SAR实时成像处理器展开的。
2023-10-12 09:10:01
下载 4
查看 8,251
www.eeworm.com
摘要:提出一种基于Xilinx 公司Virtex - 5 FPGA 的高速数字下变频的实现方法，使用System Generator for DSP 软件
实现IP Core 在FPGA 中的建模，通过
2024-09-29 00:50:02
下载 1
查看 7,434
www.eeworm.com
这份详尽的中值滤波器Verilog实现代码，专为Xilinx FPGA平台设计。采用3*3模板，处理9个数据输入并输出中值，适用于图像处理和噪声抑制等场景。
2025-12-09 14:24:46
下载 2
查看 65
www.eeworm.com
结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。
2013-11-03 08:24:01
下载 69
查看 1,147
www.eeworm.com
结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。
2013-11-17 19:28:01
下载 111
查看 1,087
www.eeworm.com
虽然不是什么好东东，但如果有朋友遇到这样我这样问题的时候，就可以拿这个东西帮忙了。
运行环境：JDK1.5 或更高。
2014-01-21 12:47:02
下载 137
查看 1,062
www.eeworm.com
下面我们就来看一看到底是什么原因让客户觉得使能DCACHE后FMC就工作不正常了。
2022-02-23 02:00:01
下载 10
查看 1,806
www.eeworm.com
是什么因素导致电压的高低、电流的大小?为什么会发生由用电引发的火灾?为什么家里几个月没人住，还会产生电费?很多经常听到的，看似简单，又不容易说清的问题，通过本章的学习都会有明确的答案。
2022-09-06 00:30:02
下载 9
查看 2,299
www.eeworm.com
在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。
2013-06-24 03:10:01
下载 33
查看 1,156
www.eeworm.com
在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。
2023-09-27 09:30:01
下载 4
查看 5,537
www.eeworm.com
FPGA/CPLD集成开发环境ISE的使用详解 示例代码1.
5. FPGA/CPLD集成开发环境ISE使用详解实例－2.
6. FPGA/CPLD集成开发环境ISE使用详解实例－3.
2015-04-24 09:50:56
下载 41
查看 1,270
www.eeworm.com
本文在阐述可编程逻辑器件特点及其发展趋势的基础上，探讨了智力产权复用理念、基于嵌入式处理器内核和xilinx FPGA的SOPC软硬件设计技术，引入了基于英特网可重构逻辑概念并提出了设计实现方法，为基于
2024-02-06 00:40:01
下载 6
查看 961
www.eeworm.com
分析了与运动控制器发展相关的新技术，并针对传统运动控制器存在的不足，提出了一种基于FP—
GA 的片上可重构网络化运动控制器新型体系结构，在此基础上利用Xilinx公司的Micro Blaze 32位微处理器
2025-04-20 16:00:02
下载 2
查看 5,037
www.eeworm.com
设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000
2013-04-24 16:38:23
下载 169
查看 1,115
www.eeworm.com
设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000
2023-06-13 06:10:41
下载 9
查看 3,004
www.eeworm.com
设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000
2023-10-10 06:30:01
下载 6
查看 8,808
www.eeworm.com
implementations of Digital Up Converters
(DUC) and Digital Down Converters (DDC) can be done by leveraging the Xilinx
2013-10-23 21:56:01
下载 73
查看 1,126
www.eeworm.com
Express Mode uses an 8-bit wide bus path for fast configuration of Xilinx FPGAs.
2014-12-28 20:29:01
下载 77
查看 1,141
www.eeworm.com
Express Mode uses an 8-bit wide bus path for fast configuration of Xilinx FPGAs.
2015-01-02 00:27:01
下载 135
查看 1,076