找到约 2,168 条结果
www.eeworm.com

《C++Builder数据库开发实用教程》光盘使用说明: 一、本光盘包括如下文件： (1)Forms.rar,这是本书要做的工程的可重用窗体文件。 (2)Band4.rar,这是本书所做的窗体应

(5)Exam.rar,这是移植后的Active Form工程。 (6)ExamSite.rar,这是部署后的工程。 (7)SampleBMPs.rar,五幅BMP图片，供学习中使用。
2016-01-05 10:28:02 下载 144 查看 1,097
www.eeworm.com

本代码是为了应付人工智能的实验而编写的

我又是通过这代码来“引玉”，相信看过我编写的黑白棋源代码的人应该知道“引玉”是什么意思。
2015-11-04 10:29:01 下载 56 查看 1,080
www.eeworm.com

医学人工智能与生态动力学问题（二）

这是什么原因呢？[第一段] 
2023-05-26 01:00:02 下载 8 查看 4,738
www.eeworm.com

基于FPGA实现DVBS信道编码及调制

本文主要阐述了基于FPGA实现DVB-S调制器的信道编码和调制，按功能对DVB-S信道编码过程进行模块分解、模块接口定义，针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现；DVB-S
2013-04-24 16:38:36 下载 107 查看 1,076
www.eeworm.com

基于FPGA实现DVBS信道编码及调制.rar

本文主要阐述了基于FPGA实现DVB-S调制器的信道编码和调制，按功能对DVB-S信道编码过程进行模块分解、模块接口定义，针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现；DVB-S
2023-10-09 05:10:01 下载 3 查看 4,290
www.eeworm.com

基于FPGA实现DVBS信道编码及调制

本文主要阐述了基于FPGA实现DVB-S调制器的信道编码和调制，按功能对DVB-S信道编码过程进行模块分解、模块接口定义，针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现；DVB-S
2024-03-11 10:50:01 下载 3 查看 4,191
www.eeworm.com

基于FPGA的数字三相锁相环的优化设计

为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。
2013-11-15 08:32:01 下载 148 查看 1,092
www.eeworm.com

基于FPGA的数字三相锁相环的优化设计

为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。
2013-10-22 00:08:01 下载 95 查看 1,102
www.eeworm.com

本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给

Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL
2017-01-24 10:16:02 下载 83 查看 1,385
www.eeworm.com

ARM M0实验报告

用 verilog HDL 语言搭建一个以 ARM Cortex-M0 为处理器核的嵌入式SOC系统,系统包含以下几个部分： 
2020-03-21 10:53:05 下载 2 查看 86
www.eeworm.com

数字电路基础 刘红云

本书是通信、电子信息等相关专业的基础课教材，全书共分7章，主要内容有：数字逻辑基础、组合逻辑电路、时序逻辑电路、脉冲信号的产生与变换电路、半导体存储器、数模与模数转换器、PLD和Verilog-HDL

2022-09-10 08:30:02 下载 9 查看 3,554
www.eeworm.com

基于CPLD的SGPIO总线实现及应用

采用Lattice Diamond IDE进行了Verilog HDL代码编写和综合，并用ModelSire进行时序仿真，最终下载到CPLD器件进行测试。
2022-11-25 07:50:02 下载 5 查看 8,615
www.eeworm.com

数字设计原理与实践

全书共分9章，主要内容包括：数字设计介绍，数制和编码，数字电路，组合逻辑设计原理和实践，硬件描述语言(HDL)，时序逻辑设计原理和实践，存储器、CPLD和FPGA。

2023-02-25 12:50:02 下载 8 查看 6,546
www.eeworm.com

Designing_with_Cyclone_and_Cyclone_II

内容涵盖了从基础概念到高级应用技巧，包括但不限于硬件描述语言（HDL）编程、IP核集成以及系统级设计方法论等关键知识点。无论您是初学者还是有一定经验的设计者，都能从中获得宝贵的知识与灵感。
2025-11-30 17:00:01 下载 1 查看 74
www.eeworm.com

PCA9549 Octal bus switch with


An active LOW reset input (RESET) allows the PCA9549 to recover from a situation
where the I2C-bus
2014-11-22 09:13:47 下载 25 查看 1,084
www.eeworm.com

8-bit I2C-bus and SMBus IO port with reset

The system master can also invert the PCA9557 inputs by
writing to the active HIGH polarity inversion
2014-01-18 14:09:01 下载 66 查看 1,172
www.eeworm.com

配置数据库参数 采用VB6.0 ADO+SQL Server 2000数据库实现程序功能

ActiveX DLL实现逻辑层，ADO的技术实现连接数据库,不用DSN 的数据源管理器.只要登录账号是SQL下的合法用户即可. 4> 另一种方法,先双击程序目录下的"注册dll.bat" 注册Active.dll
2017-01-25 00:31:02 下载 128 查看 1,113
www.eeworm.com

运算放大器手册

Burr-Brown – I uncovered a couple of treasures, this handbook on op amp

applications and one on active

2022-09-13 11:30:02 下载 3 查看 1,566
www.eeworm.com

永磁同步电机调速系统的滑模自抗扰控制

Permanent Magnet Synchronous Motor, PMSM)自抗扰调速系统往往存在可调参数多且整定复杂的问题，利用滑模控制方法(Sliding Mode Control,SMC)对自抗扰控制(Active
2023-09-07 09:20:01 下载 10 查看 6,786
www.eeworm.com

LCL Filter

An active or a passive damping measure can be adopted to suppress the possible resonances between the
2025-04-03 01:50:02 下载 9 查看 7,845
‹ 上一页 1 ... 77 78 79 80 81 82 83 84 85 86 87 ... 109 下一页 ›