找到约 1,746 条结果
www.eeworm.com
本文研究了IEEE802.16-2004与IEEE802.11a物理层标准，结合Altera公司提供的FPGA开发工具QuartusⅡ、Mentor公司仿真工具ModelsimSE6.0，完成了基于IEEE802.16
2013-05-19 19:10:01
下载 83
查看 1,151
www.eeworm.com
在此基础上，本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对设计中出现的问题进行了修正
2013-07-14 12:10:01
下载 177
查看 1,080
www.eeworm.com
本文采用了此设计方法，通过把系统模块化，对各个子模块分别用VHDL硬件描述语言进行描述，并基于QUARTUS II软件开发平台进行综合和仿真，直到达到研究设计要求。
2013-04-24 16:38:43
下载 118
查看 1,119
www.eeworm.com
包括 Quartus II、Synplify Pro 软件的基本应用，ROM、RAM 模块的生成，8051Core 的封装及应用测试。
2013-10-16 22:52:01
下载 178
查看 1,090
www.eeworm.com
包括 Quartus II、Synplify Pro 软件的基本应用，ROM、RAM 模块的生成，8051Core 的封装及应用测试。
2013-10-26 10:20:01
下载 173
查看 1,075
www.eeworm.com
本文采用了此设计方法，通过把系统模块化，对各个子模块分别用VHDL硬件描述语言进行描述，并基于QUARTUS II软件开发平台进行综合和仿真，直到达到研究设计要求。
2023-05-29 02:50:03
下载 7
查看 1,751
www.eeworm.com
在此基础上，本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对设计中出现的问题进行了修正
2023-06-09 02:40:42
下载 4
查看 2,264
www.eeworm.com
在Altera公司的FPGA开发软件Quartus 115.0对设计的各模块进行了仿真和实现，结果表明，本设计能很好的实现图像融合。
2023-06-11 23:40:53
下载 9
查看 1,679
www.eeworm.com
VHDL程序设计部分采用TOP-DOWN的设计方法，实现了整个系统的功能描述，并以QuartusⅡ为工具，完成了模块的硬件仿真和测试。
2023-06-12 11:20:24
下载 6
查看 7,651
www.eeworm.com
三是成本低，硬件平台自主设计，选用的是低成本的FPGA处理器和各种常见的外围器件；软件工具则采用免费的FPGA开发工具(QuartusⅡ和NiosⅡ IDE)。
2023-06-13 09:00:07
下载 5
查看 3,680
www.eeworm.com
第三，对Altera公司的Cyclon系列可编程器件的内部结构进行了研究，分析了在QuartusⅡ开发平台上进行FPGA设计的流程。
2023-06-27 00:30:03
下载 1
查看 6,562
www.eeworm.com
软件设计包括在Quartus II中用VHDL语言生成的位置检测模块、电机控制模块和PID调节器的IP核以及在SOPC Builder中实现Nios II软核和外围IP核的定制和控制软件的设计。
2023-09-12 07:10:01
下载 4
查看 9,104
www.eeworm.com
本文所设计的位置预估模块、SPWM模块和SVPWM模块是用VHDL语言描述，并经QUARTUS II软件编译、适配、布局布线和仿真后，最终在Altera的低成本系列FPGA(ACEXlK)上实现的；具有执行速度快
2023-09-24 01:40:01
下载 1
查看 8,484
www.eeworm.com
以FPGA芯片为载体，在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证，分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。
2023-09-24 13:40:01
下载 6
查看 984
www.eeworm.com
以FPGA芯片为载体，在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证，分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。
2023-09-25 21:10:01
下载 8
查看 7,611
www.eeworm.com
整个系统由超高速集成电路硬件描述语言(VHDL)进行代码设计，软件开发环境为Altera公司的Quartus II8.1。
2023-09-27 17:10:01
下载 10
查看 2,962
www.eeworm.com
最后利用QuartusⅡ开发工具进行代码的编写工作和综合编译工作，在Modelsim中进行功能和时序仿真并给出了各个模块和整个设计的仿真测试结果。
2023-09-28 04:40:01
下载 8
查看 3,067
www.eeworm.com
(3)在QuartusⅡ集成环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证，并在FPGA硬件平台上实现了该系统。 (4)根据ITU-TG.168的标准和建议，对设计进行了客观测试。
2023-09-29 18:30:02
下载 5
查看 1,933
www.eeworm.com
在此基础上，本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对设计中出现的问题进行了修正
2023-09-30 17:50:02
下载 3
查看 2,451
www.eeworm.com
最后采用Quartus软件设计验证实例，并最终在Altera公司的EP2S60F1020C3 FPGA上验证通过。
2023-10-01 04:00:01
下载 1
查看 4,625