www.eeworm.com
软件设计采用模块化设计方法，使得程序易
于调试和维护，利用Verilog HDL语言实现数据处理、LCD显示、阈值设定及报警等各功
2022-08-11 22:30:01
下载 10
查看 6,330
www.eeworm.com
第三章介绍了FPGA实现的基本流程和HDL语言在开发FPGA中的优点。在详细分析了VHDL语言和Verilog语言的特性后，选择Verilog HDL语言作为CPRI协议实现的开发工具。
2023-06-26 16:50:03
下载 16
查看 862
www.eeworm.com
以FPGA芯片为载体，在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证，分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。
2023-09-24 13:40:01
下载 6
查看 984
www.eeworm.com
以FPGA芯片为载体，在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证，分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。
2023-09-25 21:10:01
下载 8
查看 7,611
www.eeworm.com
本文首先分析了遗传算法的基本原理及方法，并介绍了FPGA与HDL的特点及其开发过程。
2023-09-29 21:20:01
下载 9
查看 9,832
www.eeworm.com
最后阐述了基于FPGA的DVB-S调制器的信道编码和调制实现，按功能对DVB-S/S2信道编码过程进行模块分解，并针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现。
2023-09-30 22:20:01
下载 5
查看 1,850
www.eeworm.com
第三章介绍了FPGA实现的基本流程和HDL语言在开发FPGA中的优点。在详细分析了VHDL语言和Verilog语言的特性后，选择Verilog HDL语言作为CPRI协议实现的开发工具。
2024-02-19 19:00:01
下载 1
查看 5,571
www.eeworm.com
该文探讨了以FPGA(Field Programmable Gates Array)为平台,使用HDL(Hardware Description Language)语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片
2013-04-24 16:38:33
下载 184
查看 1,113
www.eeworm.com
利用Verilog HDL 硬件描述语言在FPGA中实现了电机控制逻辑，主要包括脉冲控制信号产生、加减速控制、编码器反馈信号的辨向和细分、绝对位移记录、限位信号保护逻辑等。
2014-12-28 10:39:01
下载 170
查看 1,142
www.eeworm.com
整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。
2013-11-10 06:12:01
下载 53
查看 1,147
www.eeworm.com
Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL
2013-11-07 17:56:01
下载 122
查看 1,073
www.eeworm.com
采用Verilog HDL作控制器的模块设计，并用ModelSim仿真测试，验证其正确性；利用嵌入式SOPC开发工具，在开发板上完成触控屏显示驱动及其控制模块的系统设计，给出系统硬、软件设计，实现TFT-LCD
2013-12-24 12:21:13
下载 172
查看 1,110
www.eeworm.com
利用Verilog HDL 硬件描述语言在FPGA中实现了电机控制逻辑，主要包括脉冲控制信号产生、加减速控制、编码器反馈信号的辨向和细分、绝对位移记录、限位信号保护逻辑等。
2013-10-13 06:20:01
下载 188
查看 1,090
www.eeworm.com
整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。
2015-01-01 20:37:02
下载 101
查看 1,092
www.eeworm.com
Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL
2013-10-08 20:16:01
下载 34
查看 1,047
www.eeworm.com
TLV320AIC23 的控制HDL模块Freedev_aic23 的7 号
寄存器提供了读和写两个端口，分别连接到数字音频芯片的AD 和DA 通道，每次可
读出和写入一个32 位宽的数据，分别是16
2015-12-14 20:37:01
下载 138
查看 1,137
www.eeworm.com
介绍Verilog HDL, 内容包括：
– Verilog应用
– Verilog语言的构成元素
– 结构级描述及仿真
– 行为级描述及仿真
2022-10-01 05:30:02
下载 6
查看 9,144
www.eeworm.com
提供设计输入、HDL综合、验证、器件适配、布局布线、编程和在系统设计调试。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。
2023-06-19 22:20:14
下载 4
查看 5,485
www.eeworm.com
该文探讨了以FPGA(Field Programmable Gates Array)为平台,使用HDL(Hardware Description Language)语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片
2024-01-13 00:00:02
下载 1
查看 7,767
www.eeworm.com
D FPGA/CPLD 技术 187
第 第 1 1 章 基本概念 187
1.1 V ERILOG HDL
2022-08-15 09:20:02
下载 4
查看 5,220