找到约 1,907 条结果
www.eeworm.com
考虑到EDA技术已成为数字电路设计的首要手段，《数字电子技术基础（第2版）/高等学校“十二五”电气自动化类规划教材》加入了目前比较流行的EDA设计软件MAX+plusⅡ的内容，并结合具体章节给出了软件的应用方法
2022-09-14 04:00:02
下载 2
查看 1,208
www.eeworm.com
EDA 工具的出现使用户在对FPGA设计的输入、综合、仿真时非常方便。
2023-09-30 18:00:02
下载 2
查看 393
www.eeworm.com
利用EDA仿真工具对设计的SAS控制器进行了仿真验证，并对仿真结果进行了分析，验证了设计的正确性和有效性，并利用EDA工具对设计进行了综合，根据仿真验证及综合结果提出了设计中的一些不足和有待改善之处。
2023-09-30 21:00:01
下载 3
查看 352
www.eeworm.com
最后利用生成的模块符号采取类似画电路图的方法完成整个系统芯片的lP软核设计，并用EDA工具下载到了FPGA上。
2023-10-01 20:10:01
下载 5
查看 6,092
www.eeworm.com
本文针对目前国内外基于FPGA实现模糊控制器的发展现状，根据模糊控制理论、EDA软件工具以及FPGA技术，对模糊控制器的FPGA实现进行了重点研究，作了有益探索，并达到了预期的实验效果。
2023-10-03 14:00:02
下载 4
查看 5,720
www.eeworm.com
通过采用FPGA/EDA技术，对通信卡的PCI接口、E1接口、外部逻辑电路进行集成，并利用目前通用计算机强大的数字信息处理能力，可大大简化CTI硬件的设计，降低制造成本，提高系统可靠性。
2023-10-09 03:00:02
下载 8
查看 3,840
www.eeworm.com
最后利用生成的模块符号采取类似画电路图的方法完成整个系统芯片的lP软核设计，并用EDA工具下载到了FPGA上。
2024-02-21 20:10:01
下载 5
查看 3,935
www.eeworm.com
通过采用FPGA/EDA技术，对通信卡的PCI接口、E1接口、外部逻辑电路进行集成，并利用目前通用计算机强大的数字信息处理能力，可大大简化CTI硬件的设计，降低制造成本，提高系统可靠性。
2024-03-04 11:10:01
下载 3
查看 3,640
www.eeworm.com
本文针对目前国内外基于FPGA实现模糊控制器的发展现状，根据模糊控制理论、EDA软件工具以及FPGA技术，对模糊控制器的FPGA实现进行了重点研究，作了有益探索，并达到了预期的实验效果。
2024-03-21 12:20:01
下载 9
查看 6,709
www.eeworm.com
硬件实现是采用工业EDA标准Top-to-Down设计思想来设计时间解交织，使用verilogHDL硬件描述语言来描述解交织器，用Cadence Nc-verilog进行仿真，Debussy进行debug
2013-04-24 16:38:36
下载 147
查看 1,071
www.eeworm.com
它采用硬件模块化的现代
EDA设计方法，使用VHDL硬件描述语言，实
现了永磁同步电机矢量控制系统的设计。
2022-08-16 00:40:01
下载 7
查看 7,053
www.eeworm.com
随着数字信号处理、EDA技术的出现，使得自适应算法的发展更加迅速。 本文对自适应算法以及智能天线等技术进行了研究学习，并选取功率谱倒置算法进行了FPGA的设计实现。
2023-09-26 09:50:02
下载 3
查看 2,089
www.eeworm.com
硬件实现是采用工业EDA标准Top-to-Down设计思想来设计时间解交织，使用verilogHDL硬件描述语言来描述解交织器，用Cadence Nc-verilog进行仿真，Debussy进行debug
2023-10-08 23:40:01
下载 4
查看 3,798
www.eeworm.com
Proteus是当下流行的一款功能强大的EDA开发工具,可为学生做单片机课程设计时提供非常好的仿真环境,能够使学生在做具体的课题时方便的调整设计工作,修改设计方案,从而提高实际课题设计的效率。
2023-10-13 20:00:01
下载 2
查看 7,219
www.eeworm.com
滤波器分解为提升过程矩阵乘积的形式,使用流水线的思想的新型离散小波变换结构.我们用Verilog HDL对这种结构进行基于FPGA实现的可综合的描述,并结合FPGA的特点选择了最佳的乘法器和加法器的设计.使用EDA
2024-01-13 05:00:02
下载 4
查看 891
www.eeworm.com
硬件实现是采用工业EDA标准Top-to-Down设计思想来设计时间解交织，使用verilogHDL硬件描述语言来描述解交织器，用Cadence Nc-verilog进行仿真，Debussy进行debug
2024-03-12 22:30:02
下载 3
查看 5,800
www.eeworm.com
最后利用Xilinx公司的ISE6.2EDA开发环境和ModelSim仿真软件设计实现了一套测试仿真模型，并利用该模型对优化算法的效果进行了验证。
2024-05-11 04:00:02
下载 10
查看 8,549
www.eeworm.com
其次是调制信号，调制信号有很多种，有频率调制、相位调制、幅度调制等等，本实验中仅对输出的波形进行最简单的数字调制，另外为了EDA设计的灵活性，实验中要求可以输出非调制波形、正脉冲调制和负脉冲调制。
2025-11-16 14:06:25
下载 3
查看 305
www.eeworm.com
，3=62.5％，2=75％，1=87.5％
第七字节为模式，0=普通模式；1=外部时钟，上升延；2=外部时钟，下降延；3=外部触发，上升延；4=外部触发，下降延；5=静态模式；6没有查到，不知道是什么
2013-12-12 06:30:02
下载 66
查看 1,086
www.eeworm.com
辅助程序部分
（2）主体结构的说明
在这里说明部分告诉我们使用的LETTER,DIGIT, IDENT(标识符,通常定义为字母开头的字母数字串)和STR(字符串常量,通常定义为双引号括起来的一串字符)是什么意思
2015-11-04 00:39:01
下载 181
查看 1,127