找到约 1,746 条结果
www.eeworm.com
根据FPGA的高速并行处理能力和全硬件实现的特点，采用直接序列扩频技术，借助QuartusⅡ6.0及Protel99se工具，完成了系统的软件仿真和硬件电路设计。
2023-06-27 02:30:03
下载 8
查看 8,521
www.eeworm.com
最后对滞环控制算法进行了模块划分，将其划分为Pl算法模块，限幅与指令电流生成模块，滞环比较模块，PWM脉冲生成及死区保护模块，AD控制及数据储存模块，并在Quartus IⅡ软件环境下，使用VHDL语言通过编程实现模块化设计
2023-09-04 07:20:01
下载 1
查看 5,602
www.eeworm.com
并应用硬件描述(VHDL)语言在QuartusⅡ4.0环境下设计了各软件模块和功能仿真。
2023-09-23 16:30:02
下载 8
查看 1,031
www.eeworm.com
在Quartus II环境下，采用模块化设计思想，借助Verilog语言及调用FPGA内部IP核完成了系统逻辑设计，包括：12C配置模块、有效数据提取模块、灰度分量提取模块、帧缓存模块、图像算法处理模块
2023-09-26 10:20:02
下载 9
查看 7,572
www.eeworm.com
首先用Matlab7．1对部分模块进行了软件仿真；然后用硬件描述语言Verilog HDL在QuartusⅡ8．0环境下完成了关键模块的编写、仿真和综合，最后详细阐述了OFDMA上行链路信道估计与均衡的
2023-09-28 14:30:01
下载 6
查看 9,788
www.eeworm.com
设计过程中采用的开发软件为QUARTUS软件，设计语言是VHDL语言，芯片是ALTREA公司提供的CycloneⅡFPGA芯片。 最后总结了硬件进化研究取得的成果和未来的发展方向。
2023-09-29 18:50:01
下载 10
查看 5,034
www.eeworm.com
整个设计及各个模块都在Altera公司的开发环境Quartus Ⅱ软件上进行了逻辑综合以及仿真。
2023-09-30 13:40:01
下载 6
查看 681
www.eeworm.com
运用QuartusⅡ软件对verilog代码进行编译和调试，通过试验验证了相关算法在FPGA上实现的可能。并部分实现了代码的优化和处理，给出了算法实现的具体方式，达到了速度测量的目的。
2023-09-30 22:30:02
下载 6
查看 3,372
www.eeworm.com
首先介绍了语音编码研究的发展状况以及低速率语音编码研究的意义，接着在对MELP算法进行深入分析的基础上，提出了利用DSP Builder在Matlab中建模的思路及实现过程，最后本文把重点放在MELP声码器的编解码器设计上，利用DSP Builder、QuartusⅡ
2023-10-01 14:10:01
下载 5
查看 6,910
www.eeworm.com
IEEE802.16-2004物理层编译码的具体要求，研究了协议所规定的里德-所罗门码、卷积码的算法，先期用matlab进行理论算法仿真，然后用VHDL语言进行编写，在Modelsim5.0环境下进行编译调试，在QuartusⅡ
2023-10-01 16:00:01
下载 1
查看 3,089
www.eeworm.com
最后对滞环控制算法进行了模块划分，将其划分为PI算法模块，限幅与指令电流生成模块，滞环比较模块，PWM脉冲生成及死区保护模块，AD控制及数据储存模块，并在Quartus II软件环境下，使用VHDL语言通过编程实现模块化设计
2023-10-02 09:00:01
下载 4
查看 7,037
www.eeworm.com
设计中，通过QuartusⅡ、ModelSim和Protel 99等电子设计自动化开发工具完成了一个高性能嵌入式软硬件系统的设计及仿真验证；采用了实用小巧的嵌入式实时操作系统μC／OS-Ⅱ，为应用系统的实时性提供了保证
2023-10-03 13:00:01
下载 3
查看 9,156
www.eeworm.com
设计中采用了ALTERA 公司的Quartus Ⅱ 6.0 开发软件，芯片选择Stratix系列的EP1S20B672C6。
2023-10-03 16:00:02
下载 8
查看 7,599
www.eeworm.com
为了保证该设计的可靠性，首先是进行编译码的算法验证；其次通过在FPGA的集成设计环境QuartusⅡ软件中完成HDB3码的编译、综合、仿真等步骤，通过下载电缆下载到特定的FPGA芯片上，用逻辑分析仪进行时序仿真
2023-10-04 03:30:01
下载 2
查看 2,715
www.eeworm.com
通过研究FPGA技术及应用，基于FPGA利用Quartus Ⅱ6.0平台实现了开环基音搜索、闭环基音搜索2个关键环节。通过自顶向下及模块化设计思想，将运算及硬件资源消耗分散到各模块中。
2023-10-04 03:40:01
下载 9
查看 6,137
www.eeworm.com
整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了逻辑综合以及仿真。
2023-10-12 02:00:01
下载 6
查看 3,794
www.eeworm.com
采用VHDL语言进行了RTL级的描述，并利用EDA工具QuartusⅡ 4.0.进行了仿真，达到了预期目标。
2023-10-12 06:40:01
下载 2
查看 7,491
www.eeworm.com
采用VHDL语言进行了RTL级的描述，并利用EDA工具QuartusⅡ 4.0.进行了仿真，达到了预期目标。
2023-10-12 12:50:01
下载 9
查看 432
www.eeworm.com
协议标准,设计了(2,1,6)卷积码Viterbi译码器,采用串行方式进行回溯译码,利用双口RAM存储路径度量和幸存信息.电路使用Verilog HDL语言进行描述,ModelSim软件进行功能仿真,Quartus
2024-01-05 08:20:01
下载 1
查看 5,496
www.eeworm.com
首先介绍了语音编码研究的发展状况以及低速率语音编码研究的意义，接着在对MELP算法进行深入分析的基础上，提出了利用DSP Builder在Matlab中建模的思路及实现过程，最后本文把重点放在MELP声码器的编解码器设计上，利用DSP Builder、QuartusⅡ
2024-03-02 14:40:01
下载 7
查看 6,638