找到约 2,168 条结果
www.eeworm.com
MAX+PLUS II Advanced Synthsis ALtera的一个免费HDL综合工具，安装后可以直接使用，是MaxplusII的一个插件，用这个插件进行语言综合，比直接使用MaxplusII
2024-05-07 02:30:01
下载 5
查看 6,951
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->8位单片机与以太网控制器RTL8029接口的VHDL设计.pdf
2024-06-09 11:20:01
下载 3
查看 7,266
www.eeworm.com
适用于FPGA开发流程中的设计验证与综合阶段，提供从HDL代码到可编程逻辑的完整转换路径。支持主流厂商工具链，提升开发效率与设计可靠性。
2026-01-15 17:15:13
下载 3
查看 64
www.eeworm.com
MAX+PLUS II Advanced Synthsis ALtera的一个免费HDL综合工具，安装后可以直接使用，是MaxplusII的一个插件，用这个插件进行语言综合，比直接使用MaxplusII
2014-03-30 12:22:13
下载 96
查看 3,741
www.eeworm.com
* View what active TCP connections are on the network.
* View UDP packets.
2015-04-20 10:52:01
下载 113
查看 1,099
www.eeworm.com
About WepDecrypt:
Wepdecrypt is a Wireless LAN Tool written in c which guesses WEP Keys based on a active
2013-12-25 19:26:09
下载 188
查看 1,170
www.eeworm.com
major contributions of
this work are the use of this technique in legged robots, and
the use of an active
2016-11-04 00:18:02
下载 66
查看 1,045
www.eeworm.com
message saying, "To help protect your security, Internet Explorer has restricted this file from showing active
2016-11-18 10:51:02
下载 84
查看 1,087
www.eeworm.com
在低频电路中，布线和元件间的电感并不是什么大问题，然而接地形成的环路的干扰影响很大，因此，常以一点作为接地点.
2013-10-13 13:52:01
下载 146
查看 1,088
www.eeworm.com
概述
近期有客户反映在使用XRP7714过程中出现芯片不正常运行的情况：4路无输出电压、输出电源过低等，这是什么原因呢？
2014-01-20 03:48:01
下载 108
查看 1,173
www.eeworm.com
这个文件柜是一个存放数据的物理位置，不管数据是什么，也不管数据是如何组织的。
2015-09-09 18:20:29
下载 1
查看 41
www.eeworm.com
针对全数字正交幅度(QAM)调制技术在数字微波通信系统中的应用，以64QAM为例提出了一种全数字实现的调制系统结构方案，基于Quartus II及Matlab软件开发平台，用原理图和Verilog HDL
2023-05-01 21:50:03
下载 1
查看 285
www.eeworm.com
介绍了光纤光栅感温火灾探测系统的应用原理，并重点阐述了用CPLD 设计虚拟MC14499 器件模块，给出并解释了用Verilog HDL 语言实现的部分程序和仿真测试结果。
2013-08-16 11:30:01
下载 123
查看 1,074
www.eeworm.com
interleaver即交织器，里面包含有C,VHDL,VRILOG HDL三种语言写的交织器,
包括各种各样的组合达六七十种，描写详尽，是一个难得的学习交织器的材料
2015-07-07 10:52:01
下载 160
查看 1,106
www.eeworm.com
font-size:15px;line-height:33px;white-space:normal;background-color:#FFFFFF;">基于FPGA的交通灯的设计 有Verilog HDL
2017-04-12 22:32:43
下载 2
查看 25
www.eeworm.com
它可以执行HDL的编辑(Editor and syntax check) -->模拟(Simulator) -->合成(Synthesis) -->FPGA佈局 -->Netlist
2023-04-16 18:00:03
下载 6
查看 3,519
www.eeworm.com
DSSS系统虚警概率与检测概率的仿真代码，采用Verilog HDL实现，适用于通信系统性能分析与验证。包含核心算法与测试模块，便于理解扩频系统的工作原理和评估方法。
2026-01-25 21:17:35
下载 2
查看 56
www.eeworm.com
第一部分概要解释了操作系统是什么、做什么、是怎样设计与构造的，也解释了操作系统概念是如何发展起来的，操作系统的公共特性是什么。第二部分进程管理描述了作为现代操作系统核心的进程以及并发的概念。
2013-06-08 03:20:01
下载 128
查看 1,143
www.eeworm.com
第一部分概要解释了操作系统是什么、做什么、是怎样设计与构造的，也解释了操作系统概念是如何发展起来的，操作系统的公共特性是什么。第二部分进程管理描述了作为现代操作系统核心的进程以及并发的概念。
2023-05-09 16:40:09
下载 10
查看 9,473
www.eeworm.com
Prakash is an
active member of the VSIA Functional Verification DWG.
2014-01-24 11:43:19
下载 96
查看 1,161