找到约 2,168 条结果
www.eeworm.com
最大的长处和弱点分别是什么？这些长处和弱点对你在企业的业绩会有什么样的影响？
分析:这个问题
2023-12-07 09:20:02
下载 8
查看 472
www.eeworm.com
GR&R評價的內容是什么
測量品質的兩個指標
GR&R之操作流程
GR&R計算方法介紹
GR&R結果評價
計數GR&R
2023-12-07 20:30:01
下载 10
查看 179
www.eeworm.com
利用verilog语言，从上至下层次管理的设计思想；Verilog HDL的行为描述和结构描述,实现8位频率计，4个0检测修正电路的原理说明
2016-12-29 10:45:02
下载 52
查看 1,051
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->一种用VHDL设计嵌入式Web Server的方案.pdf
2024-10-30 10:30:02
下载 7
查看 3,854
www.eeworm.com
基于Altera FPGA实现的SPI从机模块，采用Verilog HDL编写，具备标准SPI协议兼容性与高效时序控制。适用于嵌入式系统通信接口开发。
2026-02-02 05:22:49
下载 1
查看 48
www.eeworm.com
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器
2013-04-24 16:38:40
下载 173
查看 1,142
www.eeworm.com
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
2023-02-24 08:30:02
下载 10
查看 9,720
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->(Kluwer) Verilog Quickstart--Practical
2023-05-19 16:10:05
下载 7
查看 4,789
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->集成电路_计算机硬件描述语言VHDL高等教程.rar
2023-06-03 06:00:02
下载 1
查看 1,031
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL硬件描述语言 497页 2.3M e文 PDF版.pdf
2024-07-27 12:40:01
下载 7
查看 6,320
www.eeworm.com
Synplicity公司最新推出的一种验证工具，可以在FPGA工作时查看实际的节点信号，甚至可以像调试单片机一样，在HDL代码中设断点
2025-01-29 07:50:01
下载 8
查看 1,540
www.eeworm.com
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器
2014-03-30 12:22:13
下载 93
查看 11,031
www.eeworm.com
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
2014-03-30 12:22:14
下载 79
查看 6,083
www.eeworm.com
important;}::-webkit-scrollbar-track:active{background-color:rgba(56, 56, 56, 0.04) !
2015-12-13 09:39:15
下载 1
查看 66
www.eeworm.com
important;}::-webkit-scrollbar-track:active{background-color:rgba(56, 56, 56, 0.04) !
2015-12-13 12:31:45
下载 1
查看 76
www.eeworm.com
FPGA的逻辑资源，好比乐高的积木，要组合乐高就是需要工具，那Verilog HDL就是FPGA建模的工具。
2015-03-22 13:01:05
下载 2
查看 136
www.eeworm.com
采用Verilog HDL语言分剐实现了FIR数字滤波器的改进的串行结构、
并行结构以及DA结构，并在ModelSim仿真验证平台中仿真了实现设计。
2015-12-22 15:40:10
下载 1
查看 75
www.eeworm.com
本文利用Verilog HDL语言在FPGA上实现IC总线的规范，又简要介绍了Quartus Ⅱ设计环境和设计方法，以及FPGA的设计流程。在此基础上，重点介绍了I
2023-06-11 19:50:07
下载 3
查看 2,365
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->可编程逻辑系统的VHDL设计技术 395页 12.3M.PDF
2024-08-01 11:30:01
下载 10
查看 9,118
www.eeworm.com
ing which active session a request should belong to．The corn—
petitive method is applied to determine
2016-08-06 10:10:01
下载 33
查看 1,053