找到约 1,933 条结果
www.eeworm.com

Cadence PSD 15.0版本功能介绍

在 Concept-
HDL15.0中,这些功能又得到了大度地提升。首先,Concept-HDL15.0,提供了交
互式全局属性修改删除,以及全局器件替换的图形化工作界面。
2013-11-19 12:20:01 下载 176 查看 1,155
www.eeworm.com

Cadence PSD 15.0版本功能介绍

在 Concept-
HDL15.0中,这些功能又得到了大度地提升。首先,Concept-HDL15.0,提供了交
互式全局属性修改删除,以及全局器件替换的图形化工作界面。
2013-11-12 21:56:01 下载 175 查看 1,121
www.eeworm.com

电气常识

1,电究竟是什么;2,常用电器防触电措施;3,使用移动电器的安全注意事项;4与触电伤害程度有关的因素;5,触电的原因;6触电的规律;7,安全保护;8,安全电压;9触电急救;10,触电脱离电源的方法,11
2013-11-14 12:48:01 下载 110 查看 1,039
www.eeworm.com

本程序用于检测音频文件中是否具有DTMF信号

确定了8个频点的能量后运用一系列判决门限来确定有没有DTMF信号,以及信号是什么
2017-03-15 10:26:02 下载 170 查看 1,091
www.eeworm.com

4×4矩阵键盘识别处理,键盘处理程序的任务是:确定有无键按下

4×4矩阵键盘识别处理,键盘处理程序的任务是:确定有无键按下,判断哪一个键按下,键的功能是什么;还要消除按键在闭合或断开时的抖动。
2017-05-21 00:13:02 下载 99 查看 1,073
www.eeworm.com

数字语音是信号的一种

数字语音是信号的一种,我们处理数字语音信号,也就是对一种信号的处理,那信号是什么呢? 信号是传递信息的函数。离散时间信号——序列——可以用图形来表示。
2017-08-15 00:15:02 下载 190 查看 1,086
www.eeworm.com

数字电钢琴(单片机)

不同的音调产生原理又是什么?而若是改变它们的音调,不知道会不会很麻烦,其电路要重新制作吗?系统会怎么修改?
2024-12-21 12:20:03 下载 7 查看 1,743
www.eeworm.com

《工作赢在心态》读后感

一个幼儿教师,一个合格的幼儿教师,首先要具备的是什么?可能有人会说:是扎实的基本功,是爱。这些我都赞同,但我觉得最应该具备的是强烈的责任心,责任感,没有强烈的责任感,责任心,一切都无从谈起。
2025-05-16 03:10:01 下载 2 查看 4,893
www.eeworm.com

FPGA设计全流程

Synplify.Pro>>ISE\\r\\n第一章 Modelsim编译Xilinx库\\r\\n第二章 调用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro综合HDL
2013-08-20 20:30:01 下载 62 查看 1,106
www.eeworm.com

设计输入 ! 多种设计输入方法 – Quartus II • 原理图式图形设计输入 • 文本编辑 – AHDL, VHDL, Verilog • 内存编辑

原理图式图形设计输入 • 文本编辑 – AHDL, VHDL, Verilog • 内存编辑 – Hex, Mif – 第三方工具 • EDIF • HDL
2014-01-04 19:03:07 下载 171 查看 1,095
www.eeworm.com

介绍了一种采用硬件控制的自动数据采集系统的设计方法

介绍了一种采用硬件控制的自动数据采集系统的设计方法,包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。
2016-07-01 00:34:01 下载 189 查看 1,087
www.eeworm.com

(网盘)FPGA 资料视频

黑金—Verilog HDL教程    -

黑金—NIOSII视频教程    -

黑金—FPGA

2022-06-14 19:00:02 下载 7 查看 6,783
www.eeworm.com

FPGA那些事儿--TimeQuest静态时序分析REV7.0

写《工具篇

I》不像写《Verilog HDL 那些事儿》系列的笔记一样,只要针对原理和HDL 内容作出

解释即可,虽然《Verilog HDL 那些事儿》夹杂着许多笔者对Verilog

2022-05-02 22:00:01 下载 11 查看 4,701
www.eeworm.com

Topweaver 1.10

但是一些时候人们依然通过编写HDL代码来实现时钟的分频,以实现特殊的分频系数,可调节的占空比和其它DLL/PLL不容易实现的功能。
2013-07-19 16:20:01 下载 145 查看 1,147
www.eeworm.com

设计带进位算术逻辑运算单元

设计带进位算术逻辑运算单元,根据74LS181功能表,用Verilog HDL硬件描述语言编程实现ALU181的算术逻辑运算功能,编辑实验原理图,在算术逻辑单元原理图上,将其扩展为带进位的算术逻辑运算单元
2013-12-17 05:54:04 下载 196 查看 1,088
www.eeworm.com

逻辑设计说明文档模板

附件为Verilog HDL 工程/模块 详细设计报告文档模板,注意文档仅为框架,没有具体事例。

2022-01-07 02:00:02 下载 10 查看 6,978
www.eeworm.com

Topweaver

但是一些时候人们依然通过编写HDL代码来实现时钟的分频,以实现特殊的分频系数,可调节的占空比和其它DLL/PLL不容易实现的功能。
2024-04-26 18:00:01 下载 9 查看 4,430
www.eeworm.com

Topweaver 1.10

但是一些时候人们依然通过编写HDL代码来实现时钟的分频,以实现特殊的分频系数,可调节的占空比和其它DLL/PLL不容易实现的功能。
2024-05-07 04:30:01 下载 7 查看 5,351
www.eeworm.com

SOPC中FPGAIP核配置方案

接着采用自顶向下的IC设计方法,通过Verilog HDL语言编程设计了I2C的主...
2024-05-19 20:20:01 下载 8 查看 8,301
www.eeworm.com

TOPWEAVER 1.10

但是一些时候人们依然通过编写HDL代码来实现时钟的分频,以实现特殊的分频系数,可调节的占空比和其它DLL/PLL不容易实现的功能。
2014-03-30 12:22:13 下载 95 查看 9,682
‹ 上一页 1 ... 63 64 65 66 67 68 69 70 71 72 73 ... 97 下一页 ›