找到约 1,933 条结果
www.eeworm.com

VerilogHDL数字设计与综合夏宇闻译(第二版)

Verilog HDL是一种硬件描述语言(HDL:Hardware Discription Language),是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,
2013-05-30 03:40:02 下载 190 查看 1,092
www.eeworm.com

摘 要:以上海地区的出租车计费器为例

摘 要:以上海地区的出租车计费器为例,利用Verilog HDL语言设计了出租车计费器,使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示 了硬件描述语言
2014-12-06 21:36:02 下载 60 查看 1,135
www.eeworm.com

Verilog是广泛应用的硬件描述语言

通过应用Verilog HDL对多功能电子钟的设计,达到对Verilog HDL的理解,同时对CPLD器件进行简要了解。
2017-03-06 10:56:02 下载 181 查看 1,066
www.eeworm.com

VerilogHDL数字设计与综合夏宇闻译(第二版)

Verilog HDL是一种硬件描述语言(HDL:Hardware Discription Language),是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,
2024-02-03 07:50:01 下载 6 查看 8,002
www.eeworm.com

CRC校验码

所用语言为Verilog HDL.
2015-05-02 10:16:01 下载 88 查看 1,041
www.eeworm.com

这是CAN总线控制器的IP核

这是CAN总线控制器的IP核,源码是由Verilog HDL编写的。其硬件结构与SJA1000类似,满足CAN2.0B协议。
2014-01-05 23:19:10 下载 136 查看 1,085
www.eeworm.com

Verilog经典教程

Verulog HDL编程语言教程,结合实例讲解Verilog语法,并给出练习题目。包括与非门,加法器,乘法器,简单组合逻辑电路等
2023-01-25 18:40:02 下载 10 查看 2,396
www.eeworm.com

硬件描述语言Verilog(第四版).rar

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->硬件描述语言Verilog(第四版).rar
2023-04-26 23:10:02 下载 5 查看 9,845
www.eeworm.com

VHDL语言100例详解 511页 7.4M.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言100例详解 511页 7.4M.pdf
2023-05-20 00:20:03 下载 2 查看 3,798
www.eeworm.com

VHDL在高速图像采集系统中的应用设计.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL在高速图像采集系统中的应用设计.pdf
2024-07-20 02:00:01 下载 6 查看 8,494
www.eeworm.com

用VHDL 设计的步进电机脉冲分配器.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->用VHDL 设计的步进电机脉冲分配器.pdf
2024-11-08 01:20:02 下载 7 查看 2,569
www.eeworm.com

fifo堆栈

VHDL Test Bench created by HDL Bencher 1.02 -- Mon Feb 05 11:59:49 2001 LIBRARY ieee; USE ieee.std_logic
2025-11-18 09:07:20 下载 1 查看 473
www.eeworm.com

基于FPGA设计数字锁相环

基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
2013-08-19 18:00:01 下载 85 查看 1,092
www.eeworm.com

一个带波形输出的扫频模板systemC源程序

一个带波形输出的扫频模板systemC源程序, 该程序在SystemCStudio开发平台下生成, 实现systemC仿真、波形显示以及自动生成Verilog HDL代码。
2014-11-22 09:35:52 下载 89 查看 1,092
www.eeworm.com

基于FPGA设计数字锁相环

基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
2013-12-25 01:41:06 下载 28 查看 1,101
www.eeworm.com

2 VHDL语言的程序结构与数据类型.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->2 VHDL语言的程序结构与数据类型.pdf
2024-10-25 12:50:01 下载 9 查看 6,064
www.eeworm.com

华为verilog入门教程

基于华为自研芯片设计规范,采用最新Verilog HDL语言架构,系统讲解数字电路建模与验证方法,适用于硬件开发入门与实战提升。
2026-02-02 05:02:30 下载 1 查看 65
www.eeworm.com

单片机

单片机应用 单片机到底是什么呢?就是一个电脑,只不过是微型的,麻雀虽小,五脏俱全:它内部也用和电脑功能类似的模块,比如CPU,内存,并行总线,还有和硬盘作用相同的存储器件,
2024-05-04 10:20:01 下载 10 查看 1,017
www.eeworm.com

32位除法器 被除数和除数均为16位整数

32位除法器 被除数和除数均为16位整数,16位小数 商为32位整数,16位小数 余数为16位整数,16位小数 Verilog HDL 代码
2014-02-19 19:00:14 下载 27 查看 1,321
www.eeworm.com

此实验例程适用于Actel Flash架构的ProASIC3/E系列FPGA

此实验例程适用于Actel Flash架构的ProASIC3/E系列FPGA,适合于FPGA及Verilog HDL的初学者,配套EasyFPGA030开发套件。
2017-06-01 20:40:01 下载 174 查看 1,091
‹ 上一页 1 ... 56 57 58 59 60 61 62 63 64 65 66 ... 97 下一页 ›