找到约 2,974 条结果
www.eeworm.com
USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码
USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码
www.eeworm.com
使用Verilog-HDL设计2位-16进制计数器
实验内容及步骤： 1.使用Verilog HDL设计2位 16进制计数器,由DE2的KEY0输入计数值，在HEX1，HEX0上显示计数值。
www.eeworm.com
有限状态机和可综合风格的Verilog HDL
由于Verilog HDL和 VHDL 行为描述用于综合的历史还只有短短的几年，可综合风格的Verilog HDL 和VHDL的语法只是它们各自语言的一个子集。
www.eeworm.com
Verilog 语言综合实践入门 Verilog HDL Synthesis A Practical Primer.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog 语言综合实践入门 Verilog HDL Synthesis
www.eeworm.com
Verilog HDL数字设计与综合（第二版）
·本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。
www.eeworm.com
基于Verilog HDL的I2C总线分析器
提出了采用Verilog HDL 设计I2C 总线分析器的方法，该I2C 总线分析器支持三种不同的
工作模式：被动、主机和从机模式，并提供了嵌入式系统设计接口。通过硬件总体框架分析，分模块输入，
工作模式：被动、主机和从机模式，并提供了嵌入式系统设计接口。通过硬件总体框架分析，分模块输入，
www.eeworm.com
基于Verilpg-HDL的轴承振动噪声电压峰值检测
介绍模拟峰值电压的检测方式，叙述基于Verilpg-HDL与高速A/D转换器相结合所实现的数字式快速轴承噪声检测方法，给出相关的Verilpg-HDL主模块部分。
www.eeworm.com
8点流水线型FFT的Verilog_HDL实现
8点流水线型FFT的Verilog_HDL实现，采用高效架构设计，适用于高速信号处理场景。详细解析数据流与控制逻辑，适合数字信号处理工程师参考与应用。
www.eeworm.com
A CCITT-16 CRC calculator. The source contains both the calculated (smaller but slower) version, and
A CCITT-16 CRC calculator.
www.eeworm.com
Filename: main.c * Description: A simple test program for the CRC implementations. * Notes: To test
Filename: main.c * Description: A simple test program for the CRC implementations. * Notes: To test a
www.eeworm.com
32 bits CRC算法演示,用户可以选择输入一个文件
32 bits CRC算法演示,用户可以选择输入一个文件，本工具根据循环雍余校验算法，生成并显示出其32位计算结果。