找到约 1,190 条结果
www.eeworm.com
提出了分布式算法、加法器网络法以及分段FIFO等实现方法。最后，提出了一种QuartusII与MATLAB联合仿真的方法。此方法能够直观的检验滤波器的滤波效果，提高设计效率。
2023-10-12 03:50:01
下载 4
查看 1,875
www.eeworm.com
描述了本系统的软件开发平台，包括嵌入式Linux开发流程以及移植到具体硬件平台需要完成的工作，如 U-Boot 的移植、Linux内核的编译与裁剪、文件系统的制作等； 第四章:首先论述了本系统中的难点 FIFO
2023-12-31 03:40:02
下载 5
查看 1,820
www.eeworm.com
4)提出了一种自相关信号检测FPGA实现方案，通过改变FIFO长度改变自相关运算点数，实现了弱信号检测。提出通过二次门限处理来消除检测脉冲中的毛刺和凹陷，降低了虚警概率，提高了检测结果的可靠性。
2024-03-21 11:40:01
下载 9
查看 5,583
www.eeworm.com
BR>14.2.1初始化设置230
14.2.2IN数据传输230
14.3等时OUT传输231
14.3.1初始化设置231
14.3.2数据传输232
14.4设置等时FIFO
2013-11-21 08:32:01
下载 161
查看 1,431
www.eeworm.com
2、MCS51单片机和8051、8031、89C51等的关系我们平常老是讲8051，又有什么8031，现在又有89C51，它们之间究竟是什么关系?
2013-11-17 13:52:01
下载 195
查看 1,179
www.eeworm.com
第1 章 体系结构 ARM经典300问与答
第1 问:
Q:请问在初始化CPU 堆栈的时候一开始在执行mov r0, LR 这句指令时处理器是什么模式
2013-11-22 04:08:01
下载 139
查看 1,077
www.eeworm.com
上算法需要处理的数据，预处理算法在C++算法的基础上进行了优化，最大的减少了运算量，提高了运算速度，16 位计算器模块使得在算法实现时可以根据系统要求，在FPGA的ip 核和自己设计的模块之间选择性能更好的一个来调用，FIFO
2013-07-13 23:20:01
下载 147
查看 1,243
www.eeworm.com
在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。
2013-07-09 14:10:01
下载 88
查看 1,265
www.eeworm.com
在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。
2013-06-09 04:30:01
下载 102
查看 1,198
www.eeworm.com
1 概述
1.1 产生背景
在传统的IP网络中，所有的报文都被无区别的等同对待，每个转发设备对所有的报
文均采用先入先出（FIFO）的策略进行处理，它尽最大的努力（Best-Effort
2022-02-26 09:30:02
下载 1
查看 6,698
www.eeworm.com
在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。
2023-06-10 01:20:10
下载 7
查看 6,369
www.eeworm.com
如采用异步FIFO解决前后级时钟不一致的问题、运用状态机进行数据存储格式的转换、Burst机制保证显示正常、在存储缓冲过程中运用乒乓操作等。 第二部分为网络传输部分。
2023-06-27 03:20:03
下载 8
查看 5,324
www.eeworm.com
上算法需要处理的数据，预处理算法在C++算法的基础上进行了优化，最大的减少了运算量，提高了运算速度，16 位计算器模块使得在算法实现时可以根据系统要求，在FPGA的ip 核和自己设计的模块之间选择性能更好的一个来调用，FIFO
2023-06-27 10:40:11
下载 10
查看 8,602
www.eeworm.com
数字量信号源码率、帧周期、帧长度等参数均可通过控制软件设置，符合RS232数据帧格式； (5)利用多个数据缓冲FIFO模块及通道编码技术解决了多路参数独立的PCM码流无缝传输的难题。
2023-09-27 09:40:01
下载 3
查看 3,251
www.eeworm.com
在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。
2023-10-04 06:20:01
下载 6
查看 5,769
www.eeworm.com
如采用异步FIFO解决前后级时钟不一致的问题、运用状态机进行数据存储格式的转换、Burst机制保证显示正常、在存储缓冲过程中运用乒乓操作等。 第二部分为网络传输部分。
2024-04-02 17:10:01
下载 6
查看 2,282
www.eeworm.com
对其基本要求是什么？
2013-10-09 20:28:01
下载 113
查看 1,150
www.eeworm.com
经过惨痛的经历以后，笔者重新思考“仿真是什么？”，仿真难道是常规口中说过的东
西吗？还是其它呢？苦思冥想后，笔者终于悟道“仿真既是虚拟建模”这一概念。
2022-05-02 22:30:01
下载 4
查看 5,622
www.eeworm.com
>所有东西都有关联，但不是直接关联
推理问题
掌握贝叶斯学派的方法
马尔可夫权衡证据
逻辑与概率：一对不幸的组合
第七章 类推学派：像什么就是什么
2022-05-07 04:30:02
下载 2
查看 7,425
www.eeworm.com
进行了FPGA内部与ARM接口相关部分的硬件电路设计；通过分析ARM与FPGA内部时序的差异，针对ARM与FPGA内部FIFO时序不匹配的问题，解决了测量仪器中高速数据采集与处理速度不匹配的问题。
2013-06-21 03:20:02
下载 188
查看 1,160