找到约 1,164 条结果
www.eeworm.com
描述了FPGA开发的流程，并结合流程介绍了集成开发环境ISE和仿真软件ModelSim。
2023-10-02 22:00:01
下载 2
查看 1,906
www.eeworm.com
完成了AES加、解密算法在同一片FPGA中实现的这个系统的优化设计； 3．利用QLJARTUSII开发工具进行代码的编写工作和综合编译工作，在 MODELSIM中进行仿真并给出仿真结果，给出了各个模块和整个设计的仿真测试结果
2023-10-03 15:20:01
下载 4
查看 5,225
www.eeworm.com
设计方法进行了细致的分析和实验,最终自行设计成功了一个8位CPU,在需要时亦可将其嵌入到所设计的芯片系统中去.整个设计用VHDL语言写成,完全是自行设计;使用EDA工具synplify pro进行综合;使用Modelsim
2024-01-23 23:40:01
下载 10
查看 5,779
www.eeworm.com
在设计的时候采用基于模块化设计思想，用VerilogHDL语言完成各模块功能描述，通过Synplifv软件的综合，用Modelsim对设计进行了前、后仿真。
2024-02-21 20:10:01
下载 5
查看 3,935
www.eeworm.com
利用ISE9.2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真，并将仿真结果和MATLAB软件计算结果相对比。结果表明，采用16位数据总线可达到理想的精度。
2024-05-28 08:00:01
下载 2
查看 4,089
www.eeworm.com
本文重点设计了编码模块、中断逻辑、通信存储控制器以及地址逻辑模块，并使用ISE集成开发环境和Synplify Pro综合工具对这些模块进行了设计综合，最后在ModelSim仿真平台上仿真验证了这些模块。
2024-05-28 11:40:01
下载 1
查看 1,548
www.eeworm.com
在这个草根时代，写本书也不
是什么大不了的事情。
在确认了写书的目标后，匠人就这本书的内容和文风进行了思考。匠人究竟应该写一本怎样的书？作为作者的匠人，和作为读者的您，我们究竟需要什么？
2022-06-23 19:50:02
下载 4
查看 5,334
www.eeworm.com
最后，在ModelSim中对各个模块进行了布线后仿真和验证。 在实验室条件下，通过严格的仿真验证后，其结果证明了本文设计的模块达到了IEC61375-1标准的要求。
2013-07-18 13:50:01
下载 108
查看 1,119
www.eeworm.com
利用ISE9. 2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真，并将仿真结果和MATLAB软件计算结果相对比。结果表明，采用16位数据总线可达到理想的精度。
2013-07-31 23:30:01
下载 151
查看 1,120
www.eeworm.com
设计选用硬件描述语言VerilogHDL和VHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为SCI串行通信接口编写
2013-04-24 16:38:22
下载 202
查看 1,196
www.eeworm.com
核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2和Modelsim
2013-06-27 10:20:01
下载 155
查看 1,164
www.eeworm.com
4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。
2013-07-23 19:40:01
下载 163
查看 1,200
www.eeworm.com
本文对已有的用于全搜索算法实现的VLSI结构进行了改进，设计了符合二步搜索算法要求的FPGA实现结构，并在对其理论分析之后，对实现该算法的运动估计模块进行了功能模块的划分，并运用VerilogHDL硬件描述语言、ISE及Modelsim
2013-05-27 13:20:01
下载 158
查看 1,135
www.eeworm.com
借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。
2013-04-24 16:38:34
下载 80
查看 1,105
www.eeworm.com
首先阐述了系统的总体设计方案和设计参数,接着分为物理层和链路层详细阐述了各个模块的设计与仿真,包括matlab仿真和modelsim仿真,文中给出了大量的仿真结果图。
2013-04-24 16:38:35
下载 23
查看 1,141
www.eeworm.com
2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。
2013-07-16 07:50:01
下载 100
查看 1,153
www.eeworm.com
核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2和Modelsim
2013-04-24 16:38:37
下载 95
查看 1,134
www.eeworm.com
然后，按照层次化、模块化的设计思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述语言VHDL作为设计输入，对各运算器和控制模块进行电路设计；采用Menter公司的ModelSim SE 6.2b
2013-04-24 16:38:38
下载 187
查看 1,112
www.eeworm.com
在此基础上，本文使用硬件描述语言Veillog HDL，在QuartusⅡ和ModelSim软件平台上实现各功能模块，并通过模块级和系统级功能仿真以及时序仿真验证，最终在现场可编程门阵列(Field Programmable
2013-06-18 18:00:02
下载 146
查看 1,079
www.eeworm.com
核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2和Modelsim
2023-06-10 12:20:04
下载 1
查看 8,654