找到约 1,746 条结果
www.eeworm.com

在开发板上实现svga条形信号发生器的源代码

在开发板上实现svga条形信号发生器的源代码,是在quartus II 6.0的开发环境中运行的
2013-12-23 18:26:19 下载 155 查看 1,098
www.eeworm.com

QuartusII6.0的英文培训资料277页的ppt宝贵资料

QuartusII6.0的英文培训资料277页的ppt宝贵资料,图文并茂,一步步教你使用Quartus
2013-12-12 08:12:01 下载 22 查看 1,098
www.eeworm.com

基于FPGA的VGA显示控制器设计与图像显示

该报告简述了QuartusⅡ仿真软件的基本操作方法,同时介绍FPGA逻辑器件的相关知识和Verilog硬件描述语言的相关知识,在基于FPGA逻辑器件、QuartusⅡ仿真软件和Verilog硬件描述语言下
2022-11-08 09:30:02 下载 1 查看 3,725
www.eeworm.com

AVR单片机在线编程下载线电路图,PCB图及HEX文件

AVR单片机是什么意思?
 

 
2013-11-23 19:44:02 下载 94 查看 1,114
www.eeworm.com

王兆安的电力电子技术第五版课后习题答案

使晶闸管导通的条件是什么
答:使晶闸管导通的条件是:晶闸管承受正向阳极电压,并在门极施加触发电流(脉冲)。
或:uAK>0且uGK>0。
2013-11-22 12:36:01 下载 136 查看 1,305
www.eeworm.com

CAN规范入门-瑞萨

对 CAN 是什么、CAN 的特征、标准规格下的位置分布等、CAN 的概要及 CAN 的协议进行了说明。
2023-03-11 02:40:02 下载 10 查看 3,790
www.eeworm.com

二进制码转换为格雷码

二进制码转换为格雷码,整个工程包括了波形文件,在Quartus上的可以直接进行仿真。
2014-07-30 03:00:22 下载 118 查看 1,085
www.eeworm.com

是基于EDA系统上的一24小时制的数字钟设计

是基于EDA系统上的一24小时制的数字钟设计,利用EDA系统通过Quartus2直接运行。
2014-01-11 00:26:01 下载 189 查看 1,094
www.eeworm.com

用VHDL编写的PWM控制程序

用VHDL编写的PWM控制程序,通过寄存器控制20余路PWM输出;qar是quartus的压缩包格式
2014-01-23 01:24:02 下载 195 查看 1,050
www.eeworm.com

基于FPGA的SDRAM控制器Verilog代码

基于FPGA的SDRAM控制器Verilog代码,开发环境为Quartus6.1,控制SDRAM实现对同一片地址先写后读。
2013-12-20 11:51:03 下载 91 查看 1,151
www.eeworm.com

Verilog数码管显示

Verilog工程开发简要流程,开发环境为Quartus,实现了四个拨码开关输入,数码管显示对应的16进制字符。
2025-03-05 12:40:01 下载 4 查看 1,139
www.eeworm.com

EDA技术实用教程3版第5章

详细介绍了QUARTUS软件的基本设计流程,嵌入式逻辑分析仪的使用方法,原理图输入设计方法等。
2025-06-21 13:00:01 下载 4 查看 9,122
www.eeworm.com

ALTERA NIOS处理器实验

ALTERA NIOS处理器实验,QUARTUS下用VHDL编译成处理器,然后NIOS SHELL下C 语言运行。实验SRAM和DMA调度
2015-04-13 20:21:02 下载 104 查看 1,040
www.eeworm.com

节约资源型 8位*8位 运算VHDL代码

QUARTUS下已验证
2015-08-10 00:04:01 下载 33 查看 1,096
www.eeworm.com

简易数字频率计

简易数字频率计,用Verilog HDL编写的,基于Quartus II实现,结构清晰,功能较为全面,能满足简单的频率测量要求
2013-12-08 17:21:02 下载 198 查看 1,092
www.eeworm.com

多功能数字钟

多功能数字钟,、在quartus 2环境中编译通过; 4、仿真通过并得到正确的波形; 5、给出相应的设计报告
2017-01-25 00:50:01 下载 40 查看 1,055
www.eeworm.com

RS编码是一种纠错码

RS编码是一种纠错码,本程序实现RS(255,223)用FPGA 实现RS编码,程序在Quartus II中调试通过。
2017-07-29 10:20:01 下载 181 查看 1,057
www.eeworm.com

并入串出移位寄存器和8路并行输出串行移位寄存器的VHDL代码

并入串出移位寄存器和8路并行输出串行移位寄存器的VHDL代码,经Quartus II 5.1验证可用
2013-12-26 04:10:13 下载 38 查看 1,437
www.eeworm.com

digital clock

基于fpga的多功能数字钟,时分秒显示,整点报时,可设置时间段不报时,开发平台quartus ii,语言是verilog
2025-05-15 17:00:01 下载 8 查看 9,650
www.eeworm.com

基于EDA的测频测相程序

Quartus7.2中实现对移位信号的频率测量,也可通过对于高低电平脉宽的测量测量移位信号的相位
2025-06-10 02:40:01 下载 2 查看 8,932