找到约 1,096 条结果
www.eeworm.com
利用ISE9.2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真，并将仿真结果和MATLAB软件计算结果相对比。结果表明，采用16位数据总线可达到理想的精度。
2024-05-28 08:00:01
下载 2
查看 4,089
www.eeworm.com
本文重点设计了编码模块、中断逻辑、通信存储控制器以及地址逻辑模块，并使用ISE集成开发环境和Synplify Pro综合工具对这些模块进行了设计综合，最后在ModelSim仿真平台上仿真验证了这些模块。
2024-05-28 11:40:01
下载 1
查看 1,548
www.eeworm.com
整个设计使用Verilog HDL，硬件开发语言，在ISE 10.0仿真软件环境下开发，采用Xilinx Virtex-II Pro FPGA.硬件平台上进行了实现，并给出了该系统与PC机的性能比较。
2024-06-03 09:50:01
下载 3
查看 3,687
www.eeworm.com
多年的实践已经证明了，你需要清楚地了解到有关制造加工方面的需求是什么，有什么方面的限制，在PCB设计阶段或之后的处理过程是什么。
2013-11-23 06:16:01
下载 89
查看 1,412
www.eeworm.com
多年的实践已经证明了，你需要清楚地了解到有关制造加工方面的需求是什么，有什么方面的限制，在PCB设计阶段或之后的处理过程是什么。
2013-11-07 15:08:01
下载 154
查看 1,130
www.eeworm.com
在这个草根时代，写本书也不
是什么大不了的事情。
在确认了写书的目标后，匠人就这本书的内容和文风进行了思考。匠人究竟应该写一本怎样的书？作为作者的匠人，和作为读者的您，我们究竟需要什么？
2022-06-23 19:50:02
下载 4
查看 5,334
www.eeworm.com
在整个开发流程中，使用Xilinx的ISE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。
2013-07-18 13:50:01
下载 108
查看 1,119
www.eeworm.com
利用ISE9. 2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真，并将仿真结果和MATLAB软件计算结果相对比。结果表明，采用16位数据总线可达到理想的精度。
2013-07-31 23:30:01
下载 151
查看 1,120
www.eeworm.com
Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2
2013-06-27 10:20:01
下载 155
查看 1,164
www.eeworm.com
本文对已有的用于全搜索算法实现的VLSI结构进行了改进，设计了符合二步搜索算法要求的FPGA实现结构，并在对其理论分析之后，对实现该算法的运动估计模块进行了功能模块的划分，并运用VerilogHDL硬件描述语言、ISE
2013-05-27 13:20:01
下载 158
查看 1,135
www.eeworm.com
借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。
2013-04-24 16:38:34
下载 80
查看 1,105
www.eeworm.com
2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。
2013-07-16 07:50:01
下载 100
查看 1,153
www.eeworm.com
Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2
2013-04-24 16:38:37
下载 95
查看 1,134
www.eeworm.com
然后，按照层次化、模块化的设计思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述语言VHDL作为设计输入，对各运算器和控制模块进行电路设计；采用Menter公司的ModelSim SE 6.2b
2013-04-24 16:38:38
下载 187
查看 1,112
www.eeworm.com
Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2
2023-06-10 12:20:04
下载 1
查看 8,654
www.eeworm.com
2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。
2023-06-26 16:30:50
下载 6
查看 7,348
www.eeworm.com
Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2
2023-06-27 00:40:02
下载 9
查看 6,339
www.eeworm.com
在整个开发流程中，使用Xilinx的ISE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。
2023-09-26 03:30:02
下载 9
查看 2,665
www.eeworm.com
本文重点设计了编码模块、中断逻辑、通信存储控制器以及地址逻辑模块，并使用ISE集成开发环境和Synplify Pro综合工具对这些模块进行了设计综合，最后在ModelSim仿真平台上仿真验证了这些模块。
2023-09-26 06:20:02
下载 3
查看 6,726
www.eeworm.com
利用ISE9. 2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真，并将仿真结果和MATLAB软件计算结果相对比。结果表明，采用16位数据总线可达到理想的精度。
2023-09-26 20:20:02
下载 10
查看 9,957