找到约 1,077 条结果
www.eeworm.com
Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2
2023-06-10 12:20:04
下载 1
查看 8,654
www.eeworm.com
2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。
2023-06-26 16:30:50
下载 6
查看 7,348
www.eeworm.com
Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2
2023-06-27 00:40:02
下载 9
查看 6,339
www.eeworm.com
在整个开发流程中，使用Xilinx的ISE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。
2023-09-26 03:30:02
下载 9
查看 2,665
www.eeworm.com
本文重点设计了编码模块、中断逻辑、通信存储控制器以及地址逻辑模块，并使用ISE集成开发环境和Synplify Pro综合工具对这些模块进行了设计综合，最后在ModelSim仿真平台上仿真验证了这些模块。
2023-09-26 06:20:02
下载 3
查看 6,726
www.eeworm.com
利用ISE9. 2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真，并将仿真结果和MATLAB软件计算结果相对比。结果表明，采用16位数据总线可达到理想的精度。
2023-09-26 20:20:02
下载 10
查看 9,957
www.eeworm.com
利用ISE8.2、Synplifv Pro8.1和Modelsim6.1软件平台对各模块进行设计、仿真、实现。最后对设计的程序进行下载和在线调试。
2023-10-02 16:00:01
下载 3
查看 8,761
www.eeworm.com
借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。
2023-10-03 04:30:01
下载 5
查看 7,406
www.eeworm.com
此外，由于FPGA通过软件方式实现整个信息采集系统的接口和时序控制的功能，所以本文第四章专门讨论了使用VHDL语言在FPGA内实现的数据采集、数据通讯、格式转换以及时序控制等功能，并在ISE7.1开发环境下对所设计的软件进行了
2023-10-03 13:10:01
下载 6
查看 9,121
www.eeworm.com
然后，按照层次化、模块化的设计思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述语言VHDL作为设计输入，对各运算器和控制模块进行电路设计；采用Menter公司的ModelSim SE 6.2b
2023-10-04 02:40:02
下载 2
查看 1,976
www.eeworm.com
本文对已有的用于全搜索算法实现的VLSI结构进行了改进，设计了符合二步搜索算法要求的FPGA实现结构，并在对其理论分析之后，对实现该算法的运动估计模块进行了功能模块的划分，并运用VerilogHDL硬件描述语言、ISE
2024-01-26 08:50:01
下载 10
查看 2,771
www.eeworm.com
借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。
2024-01-31 21:50:01
下载 7
查看 6,014
www.eeworm.com
2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。
2024-03-11 18:10:01
下载 1
查看 4,373
www.eeworm.com
此外，由于FPGA通过软件方式实现整个信息采集系统的接口和时序控制的功能，所以本文第四章专门讨论了使用VHDL语言在FPGA内实现的数据采集、数据通讯、格式转换以及时序控制等功能，并在ISE7.1开发环境下对所设计的软件进行了
2024-03-16 21:50:01
下载 10
查看 2,520
www.eeworm.com
然后，按照层次化、模块化的设计思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述语言VHDL作为设计输入，对各运算器和控制模块进行电路设计；采用Menter公司的ModelSim SE 6.2b
2024-04-06 01:00:02
下载 7
查看 898
www.eeworm.com
首先，请您大致讲一下4引脚封装具体是怎样的封装，采用这种封装的背景和目的是什么。首先，采用4引脚封装是为了改善SiCMOSFET的开关损耗。
2021-11-07 21:30:01
下载 1
查看 5,759
www.eeworm.com
1.1 与其他计算机语言相比较，MATLAB语言突出的特点是什么？
2022-08-12 20:30:02
下载 7
查看 4,159
www.eeworm.com
在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。
2013-08-02 16:00:04
下载 178
查看 1,115
www.eeworm.com
设计选用硬件描述语言VerilogHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为PCI软核编写WinXP
2013-04-24 16:38:21
下载 148
查看 1,157
www.eeworm.com
硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述语言在Xilinx公司提供的ISE辅助设计软件中实现FPGA编程。
2013-05-23 02:20:01
下载 161
查看 1,154