找到约 1,164 条结果
www.eeworm.com
实现的过程中，采用了Xilinx公司的ISE(Integrated System Environment,集成开发环境)开发流程，使用的设计工具包括:ISE，ModelSim，Synplify Pro,
2013-06-28 18:50:02
下载 130
查看 1,150
www.eeworm.com
本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求，在用SystemView和C语言仿真的基础上，用硬件描述语言Verilog设计了RS（255，223）编码器和译码器，使用Modelsim
2013-08-01 13:30:01
下载 54
查看 1,106
www.eeworm.com
最后文章给出了此设计在ModelSim上的仿真结果以及在CyclonelIFPGA芯片上的验证过程，可以清楚地看到，与KeilC51软件库的浮点运算相比，加法运算从186个时钟周期减少到4个时钟周期，减法运算从
2013-04-24 16:38:36
下载 68
查看 1,243
www.eeworm.com
(3)在OuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。并在FPGA硬件平台上实现了该系统。
2013-06-23 19:00:01
下载 131
查看 1,140
www.eeworm.com
各模块在Modelsim平台上完成功能仿真后并下载到Spartan-3E开发板上完成硬件验证。
2013-04-24 16:38:38
下载 54
查看 1,061
www.eeworm.com
在此基础上，本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对设计中出现的问题进行了修正
2013-07-14 12:10:01
下载 177
查看 1,080
www.eeworm.com
在此基础上，本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对设计中出现的问题进行了修正
2023-06-09 02:40:42
下载 4
查看 2,264
www.eeworm.com
最后文章给出了此设计在ModelSim上的仿真结果以及在CyclonelIFPGA芯片上的验证过程，可以清楚地看到，与KeilC51软件库的浮点运算相比，加法运算从186个时钟周期减少到4个时钟周期，减法运算从
2023-06-11 23:10:10
下载 10
查看 1,999
www.eeworm.com
@@ 此外，由于FPGA实现了整个信息采集系统的接口和时序控制的功能，所以本文详细论述了用Verilog HDL语言在FPGA内实现数据采集时序控制、数据通讯等功能，并在ISE9.1开发环境下进行了Modelsim
2023-09-28 03:10:01
下载 4
查看 3,606
www.eeworm.com
最后利用QuartusⅡ开发工具进行代码的编写工作和综合编译工作，在Modelsim中进行功能和时序仿真并给出了各个模块和整个设计的仿真测试结果。
2023-09-28 04:40:01
下载 8
查看 3,067
www.eeworm.com
FPGA部分采用模块化的设计思想，设计以XilinxISE为软件平台，采用Verilog和IP核的方法，并通过ModelSim仿真工具进行时序仿真，完成1024点的基-4 FFT运算时间仅为69.1μs
2023-09-30 07:00:01
下载 4
查看 4,951
www.eeworm.com
在此基础上，本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对设计中出现的问题进行了修正
2023-09-30 17:50:02
下载 3
查看 2,451
www.eeworm.com
各模块在Modelsim平台上完成功能仿真后并下载到Spartan-3E开发板上完成硬件验证。
2023-10-01 03:50:01
下载 6
查看 6,803
www.eeworm.com
然后编写Verilog代码，使用ModelSim进行仿真验证代码逻辑的正确性。最后采用Quartus软件设计验证实例，并最终在Altera公司的EP2S60F1020C3 FPGA上验证通过。
2023-10-01 04:00:01
下载 1
查看 4,625
www.eeworm.com
实现的过程中，采用了Xilinx公司的ISE(Integrated System Environment,集成开发环境)开发流程，使用的设计工具包括:ISE，ModelSim，Synplify Pro,
2023-10-02 18:40:01
下载 1
查看 9,922
www.eeworm.com
并优化算法复杂度较大的功能模块，如小波变换模块，其优化方法包括：使用移位加代替乘法和除法运算，采用流水线设计提高时钟频率，引入行列变换并行结构提高并行度，使用双端口内存模块增加数据读写速度； (3)在ISE和ModelSim
2023-10-02 21:10:01
下载 8
查看 4,028
www.eeworm.com
(3)在OuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。并在FPGA硬件平台上实现了该系统。
2023-10-03 07:20:01
下载 9
查看 9,168
www.eeworm.com
设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合，最后通过Modelsim仿真验证。分辨率为352×288大小的源图像，在不同的压缩等级设置下，均测试通过。
2023-10-04 21:00:01
下载 3
查看 5,192
www.eeworm.com
然后,本文完成了JPEG2000中算术编码的电路设计,编写了算术编码器的Verilog代码,用Modelsim软件对代码进行了仿真,并在Quartus5.0软件中对其进行了综合和时序仿真,在Altera
2023-10-05 13:50:01
下载 6
查看 9,361
www.eeworm.com
最后文章给出了此设计在ModelSim上的仿真结果以及在CyclonelIFPGA芯片上的验证过程，可以清楚地看到，与KeilC51软件库的浮点运算相比，加法运算从186个时钟周期减少到4个时钟周期，减法运算从
2023-10-10 07:10:01
下载 2
查看 7,018