找到约 1,096 条结果
www.eeworm.com
在系统的开发过程中，使用了多种硬件、软件开发工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。
2013-07-19 08:00:01
下载 112
查看 1,118
www.eeworm.com
本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求，在用SystemView和C语言仿真的基础上，用硬件描述语言Verilog设计了RS（255，223）编码器和译码器，使用Modelsim软件进行了功能仿真，并通过Xilinx公司的软件ISE
2013-08-01 13:30:01
下载 54
查看 1,106
www.eeworm.com
最后，运用VHDL语言在ISE10.1环境下完成了LDPC码基于二阶编码算法的编码器和基于最小和算法的译码器的FPGA设计。 @@ (3)论文通过对译码器结构的改进提高了译码器的性能和效率。
2023-09-26 15:50:01
下载 10
查看 458
www.eeworm.com
@@ 此外，由于FPGA实现了整个信息采集系统的接口和时序控制的功能，所以本文详细论述了用Verilog HDL语言在FPGA内实现数据采集时序控制、数据通讯等功能，并在ISE9.1开发环境下进行了Modelsim
2023-09-28 03:10:01
下载 4
查看 3,606
www.eeworm.com
在Xilinx ISE中分别实现旁路FIFO和Aurora模块的功能及时序仿真；最后在EDK中实现整体设计，下载到开发板上，并利用ChipScope Pro在线逻辑分析仪对设计进行验证，比较仿真结果满足预先的期望
2023-09-30 07:40:01
下载 7
查看 9,151
www.eeworm.com
并优化算法复杂度较大的功能模块，如小波变换模块，其优化方法包括：使用移位加代替乘法和除法运算，采用流水线设计提高时钟频率，引入行列变换并行结构提高并行度，使用双端口内存模块增加数据读写速度； (3)在ISE
2023-10-02 21:10:01
下载 8
查看 4,028
www.eeworm.com
在Xilinx ISE中分别实现旁路FIFO和Aurora模块的功能及时序仿真；最后在EDK中实现整体设计，下载到开发板上，并利用ChipSeope Pro虚拟逻辑分析仪对设计进行验证。
2023-10-03 04:40:01
下载 9
查看 3,238
www.eeworm.com
设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合，最后通过Modelsim仿真验证。分辨率为352×288大小的源图像，在不同的压缩等级设置下，均测试通过。
2023-10-04 21:00:01
下载 3
查看 5,192
www.eeworm.com
在系统的开发过程中，使用了多种硬件、软件开发工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。
2023-10-05 05:10:01
下载 4
查看 4,983
www.eeworm.com
设计从指令的功能入手,采用部分译码的方法来实现各条指令所发出的控制信号.整个设计采用自顶向下的设计方法,用VHDL语言对设计实体的功能进行行为级描述,简练地设计了内部数据流图.用Xilinx公司的FPGA开发软件ISE4
2024-01-25 21:50:01
下载 9
查看 970
www.eeworm.com
并优化算法复杂度较大的功能模块，如小波变换模块，其优化方法包括：使用移位加代替乘法和除法运算，采用流水线设计提高时钟频率，引入行列变换并行结构提高并行度，使用双端口内存模块增加数据读写速度； (3)在ISE
2024-01-31 21:10:01
下载 6
查看 7,029
www.eeworm.com
在系统的开发过程中，使用了多种硬件、软件开发工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。
2024-03-08 12:50:02
下载 9
查看 9,793
www.eeworm.com
本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求，在用SystemView和C语言仿真的基础上，用硬件描述语言Verilog设计了RS（255，223）编码器和译码器，使用Modelsim软件进行了功能仿真，并通过Xilinx公司的软件ISE
2024-03-13 15:00:01
下载 5
查看 211
www.eeworm.com
在Xilinx ISE中分别实现旁路FIFO和Aurora模块的功能及时序仿真；最后在EDK中实现整体设计，下载到开发板上，并利用ChipSeope Pro虚拟逻辑分析仪对设计进行验证。
2024-03-18 17:20:01
下载 7
查看 5,593
www.eeworm.com
基于VHDL描述语言的设计在Xilinx ISE7.0下综合通过，并在ModelSim6.0d上进行功能仿真。结果表明，该设计满足了FPGA结构的实时性要求。
2024-05-28 12:30:01
下载 8
查看 6,948
www.eeworm.com
如图1所示，我们采用上述分割方法，而且信号线跨越了两个地之间的间隙，信号电流的返回路径是什么呢？
2013-10-23 18:28:01
下载 165
查看 1,095
www.eeworm.com
如图1所示，我们采用上述分割方法，而且信号线跨越了两个地之间的间隙，信号电流的返回路径是什么呢？
2013-10-19 12:56:01
下载 70
查看 1,068
www.eeworm.com
C语言中，修饰符volatile含义是什么？其应用场合有哪些？
2022-08-29 03:30:02
下载 1
查看 9,045
www.eeworm.com
给出系统的整体框架设计和各模块的实现，包括芯片的选择、各模块之间的时序以及控制、每个运算模块详细的工作原理和算法设计流程； (2)通过VHDL语言编程来实现浮点数的加减、乘除和开方等基本运算功能； (3)在Xilinx ISE
2013-04-24 16:38:21
下载 30
查看 1,143
www.eeworm.com
@@ 本设计在研究CCSDS标准及帧同步算法的基础上，利用硬件描述语言及ISE9．2i开发平台在基于FPGA的硬件平台上设计并实现了单路数据输入及两路合路数据输入的帧同步算法，并解决了其中可能存在的帧滑动及模糊度问题
2013-06-11 19:10:01
下载 121
查看 1,143